[實(shí)用新型]用于具有嵌入式同步信息的信號(hào)的接收機(jī)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201320175308.0
• 申請(qǐng)日: 2013-04-09
• 公開（公告）號(hào): CN203251365U
• 公開（公告）日: 2013-10-23
• 發(fā)明（設(shè)計(jì)）人: B·莫靳;T·迪基;J·小博爾頓;J·揚(yáng)布拉德
• 申請(qǐng)（專利權(quán)）人: 硅實(shí)驗(yàn)室股份有限公司
• 主分類號(hào): H04N5/44
• 分類號(hào): H04N5/44;H04N5/50
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 毛力

1.一種調(diào)諧器電路(320)，其特征在于，包括：

模擬接收機(jī)(322)，所述模擬接收機(jī)(322)具有用于接收包含嵌入式同步信號(hào)的射頻(RF)信號(hào)的輸入以及響應(yīng)于所述RF信號(hào)提供中頻(IF)信號(hào)的輸出；

耦合至所述模擬接收機(jī)(322)的數(shù)字信號(hào)處理器(324)，用于響應(yīng)于所述IF信號(hào)提供經(jīng)處理的IF信號(hào)并響應(yīng)于檢測(cè)出所述IF信號(hào)中的同步脈沖而提供檢測(cè)出的同步信號(hào)；以及

耦合于所述數(shù)字信號(hào)處理器(344)的延遲校正電路(350)，用于響應(yīng)于所述檢測(cè)出的同步信號(hào)提供延遲校正的同步信號(hào)。

2.如權(quán)利要求1所述的調(diào)諧器電路(320)，其特征在于，所述RF信號(hào)包括RF電視信號(hào)，而所述延遲校正的同步信號(hào)包括延遲校正的水平同步信號(hào)。

3.如權(quán)利要求2所述的調(diào)諧器電路(320)，其特征在于，所述延遲校正電路(350)通過將水平掃描速率和所述數(shù)字信號(hào)處理器(324)的處理延遲兩者考慮在內(nèi)來提供所述延遲校正的水平同步信號(hào)。

4.如權(quán)利要求3所述的調(diào)諧器電路(320)，其特征在于，所述延遲校正電路(350)包括：

處理器（354）；以及

用于存儲(chǔ)指令的存儲(chǔ)器(360)，所述指令當(dāng)由所述處理器(354)執(zhí)行時(shí)，使所述延遲校正電路(350)通過將所述水平掃描速率和所述數(shù)字信號(hào)處理器(324)的所述處理延遲考慮在內(nèi)來提供所述延遲校正的水平同步信號(hào)。

5.如權(quán)利要求4所述的調(diào)諧器電路(320)，其特征在于，所述延遲校正電路(350)還包括：

通用輸入/輸出(GPIO)接口(352)，用于提供所述延遲校正的水平同步信號(hào)。

6.如權(quán)利要求4所述的調(diào)諧器電路(320)，其特征在于，所述存儲(chǔ)器(360)還包括：

實(shí)現(xiàn)為用于存儲(chǔ)所述指令的非易失性存儲(chǔ)器的嵌入式固件部分(362)。

7.一種電視調(diào)諧器電路(320)，其特征在于，包括：

模擬接收機(jī)(322)，其具有用于接收包含水平同步信號(hào)的射頻(RF)電視信號(hào)的輸入以及響應(yīng)于由調(diào)諧輸入指示的所述RF電視信號(hào)的信道的解碼而提供中頻(IF)信號(hào)的輸出；

數(shù)字信號(hào)處理器(324)，所述數(shù)字信號(hào)處理器(324)具有：耦合至所述模擬接收機(jī)(322)的所述輸出的輸入；響應(yīng)于所述IF信號(hào)提供經(jīng)處理的IF信號(hào)的第一輸出；以及響應(yīng)于檢測(cè)所述IF信號(hào)中的水平同步脈沖提供檢測(cè)出的水平同步信號(hào)的第二輸出；

輸出接口(326)，所述輸出接口(326)具有：耦合至所述數(shù)字信號(hào)處理器(324)的所述第一輸出的輸入；以及提供經(jīng)處理的電視信號(hào)的輸出；以及

延遲校正電路(350)，所述延遲校正電路(350)具有：耦合至所述數(shù)字信號(hào)處理器(324)的所述第二輸出的輸入；以及響應(yīng)于所述檢測(cè)出的水平同步信號(hào)提供延遲校正的水平同步信號(hào)的輸出。

8.如權(quán)利要求7所述的電視調(diào)諧器電路(320)，其特征在于，所述輸出接口(326)進(jìn)一步具有第二輸出，所述第二輸出提供與所述經(jīng)處理的電視信號(hào)對(duì)應(yīng)的音頻信號(hào)。

9.如權(quán)利要求7所述的電視調(diào)諧器電路(320)，其特征在于，所述模擬接收機(jī)(322)、所述數(shù)字信號(hào)處理器(324)、所述輸出接口(326)以及所述延遲校正電路(350)被組合在集成電路上。

10.如權(quán)利要求7所述的電視調(diào)諧器電路(320)，其特征在于，所述延遲校正電路(350)通過將水平掃描速率和所述數(shù)字信號(hào)處理器(324)的處理延遲兩者考慮在內(nèi)來提供所述延遲校正的水平同步信號(hào)。

11.如權(quán)利要求10所述的電視調(diào)諧器電路(320)，其特征在于，所述延遲校正電路(350)包括：

處理器（354）；以及

用于存儲(chǔ)指令的存儲(chǔ)器(360)，所述指令當(dāng)由所述處理器(354)執(zhí)行時(shí)，使所述延遲校正電路(350)通過將所述水平掃描速率和所述數(shù)字信號(hào)處理器(324)的所述處理延遲考慮在內(nèi)來提供所述延遲校正的水平同步信號(hào)。

12.如權(quán)利要求11所述的電視調(diào)諧器電路(320)，其特征在于，所述存儲(chǔ)器(360)還包括：

實(shí)現(xiàn)為用于存儲(chǔ)所述指令的非易失性存儲(chǔ)器的嵌入式固件部分(362)。