[實(shí)用新型]TFT閾值電壓補(bǔ)償電路、移位寄存器和顯示裝置

有效

• 申請?zhí)枺?/td>: 201320166031.5
• 申請日: 2013-04-03
• 公開（公告）號: CN203134383U
• 公開（公告）日: 2013-08-14
• 發(fā)明（設(shè)計(jì)）人: 梁逸南;馬利飛;皇甫魯江
• 申請（專利權(quán)）人: 京東方科技集團(tuán)股份有限公司
• 主分類號: G11C19/28
• 分類號: G11C19/28;G09G3/20
• 代理公司: 北京同達(dá)信恒知識產(chǎn)權(quán)代理有限公司 11291
• 代理人: 黃志華

技術(shù)領(lǐng)域

本實(shí)用新型涉及顯示技術(shù)領(lǐng)域，尤其涉及一種薄膜晶體管（Thin?Film?Transistor，TFT）閾值電壓補(bǔ)償電路、移位寄存器和顯示裝置。

背景技術(shù)

柵極陣列集成電路（Gate-driver?on?Array，GOA）技術(shù)能夠利用TFT來實(shí)現(xiàn)移位寄存器的電路功能，將移位寄存器集成到像素陣列基板之上。GOA可以與像素基板在同一制程工藝下完成，從而簡化了整個(gè)顯示裝置的生產(chǎn)流程。

盡管GOA技術(shù)存在上述優(yōu)點(diǎn)，但其目前存在的問題在于，集成在陣列基板上的移位寄存器對TFT特性的依賴性很高，尤其是TFT的當(dāng)前閾值電壓對移位寄存器的穩(wěn)定性影響尤其巨大。這是因?yàn)闃?gòu)成移位寄存器的TFT的當(dāng)前閾值電壓的不均勻性或當(dāng)前閾值電壓的偏移均會造成移位寄存器誤動(dòng)作或者失效。

然而，目前針對于低溫多晶硅薄膜晶體管（Low?Temperature?Poly-silicon?Thin?Film?Transistor，LTPS-TFT）的工藝制程尚處于不成熟階段，制作出的LTPS-TFT的當(dāng)前閾值電壓無法得到有效的保證，各LTPS-TFT的當(dāng)前閾值電壓存在不一致性，與此同時(shí)，LTPS需要對非晶硅薄膜進(jìn)行晶化，該過程造成LTPS-TFT在玻璃基板內(nèi)部，當(dāng)前閾值電壓也會有差異，表現(xiàn)在源漏電流與柵源電壓（I_ds-V_gs）特性曲線上，即為其（I_ds-V_gs）也隨著當(dāng)前閾值電壓產(chǎn)生偏移；針對非晶硅TFT，在長期工作后，其當(dāng)前閾值電壓會隨著正應(yīng)力的影響產(chǎn)生漂移，表現(xiàn)在源漏電流與柵源電壓（I_ds-V_gs）特性曲線上，即為其（I_ds-V_gs）也隨著當(dāng)前閾值電壓的偏移而產(chǎn)生偏移。

下面通過圖1和圖2中所示的利用LTPS技術(shù)制備的處于正常狀態(tài)下的和非正常狀態(tài)下的N型TFT的I_ds-V_gs轉(zhuǎn)移特性曲線為例對移位寄存器失效的原因進(jìn)行說明。其中標(biāo)號為a的曲線是在源漏電壓為10.1V時(shí)得到，反映了薄膜晶體管處于飽和狀態(tài)下的轉(zhuǎn)移特性。標(biāo)號為b的曲線為源漏電壓在0.1V時(shí)得到，反映了薄膜晶體管處在非飽和狀態(tài)下的轉(zhuǎn)移特性。從圖1中可以看到，在非飽和狀態(tài)下，當(dāng)柵源電壓為0V時(shí)，其關(guān)態(tài)電流（也即源漏電流）小于10^-11A，圖2中0V柵源電壓下的關(guān)態(tài)電流將大于10^-9A。在圖2中的TFT的工作于亞閾工作區(qū)，其源漏電流與柵源電壓為指數(shù)關(guān)系，當(dāng)柵極的電壓出現(xiàn)一定的擾動(dòng)后，其關(guān)態(tài)電流將會有非常大的變化。具有圖2中的特性曲線的TFT組成移位寄存器存在以下兩種問題：首先大的關(guān)態(tài)電流造成移位寄存器的功耗增大，其次過大的關(guān)態(tài)電流將可能造成移位寄存器中的存儲電容上的電荷無法得到保持，相關(guān)的薄膜晶體管將無法正常關(guān)閉，進(jìn)而造成移位寄存器無法正常工作。

綜上所述，薄膜晶體管的當(dāng)前閾值電壓偏移現(xiàn)象將嚴(yán)重影響薄膜晶體管的正常關(guān)閉，進(jìn)而影響到包含該薄膜晶體管的電路結(jié)構(gòu)的正常工作；在移位寄存器中，若控制信號輸出的薄膜晶體管發(fā)生當(dāng)前閾值電壓不一致或偏移，將直接影響整個(gè)移位寄存器的正常輸出。

實(shí)用新型內(nèi)容

本實(shí)用新型實(shí)施例提供了一種TFT閾值電壓偏移補(bǔ)償電路、移位寄存器和顯示裝置，用以解決現(xiàn)有的移位寄存器中由于輸出端的薄膜晶體管當(dāng)前閾值電壓不一致或偏移而導(dǎo)致無法工作的問題。

本實(shí)用新型實(shí)施例提供的具體技術(shù)方案如下：

一種薄膜晶體管閾值電壓補(bǔ)償電路，包括：輸入端、與所述薄膜晶體管的源極相連的輸出端、依次串聯(lián)的第一至第K電阻、第K可連接鏈接和至少一個(gè)第一可連接鏈接，所述K為大于1的正整數(shù)；其中，

所述第K可連接鏈接，其與第K電阻對應(yīng)，設(shè)置在所述輸入端與所述輸出端之間，用于在所述薄膜晶體管的當(dāng)前閾值電壓與設(shè)定的標(biāo)準(zhǔn)閾值電壓一致時(shí)，導(dǎo)通輸入端和輸出端的連接，在所述薄膜晶體管的當(dāng)前閾值電壓與設(shè)定的標(biāo)準(zhǔn)閾值電壓不一致時(shí)，斷開輸入端和輸出端的連接；

所述第一可連接鏈接，設(shè)置在位于第k電阻和第k+1電阻之間的串聯(lián)節(jié)點(diǎn)和所述輸出端之間，用于在所述薄膜晶體管的當(dāng)前閾值電壓與設(shè)定的標(biāo)準(zhǔn)閾值電壓不一致時(shí)，斷開或?qū)ㄝ敵龆伺c所述第k電阻的連接，其中，k為大于等于1小于等于K-1的正整數(shù)；

第一電阻，其一端和第二電阻的另一端連接，其另一端接地；

第K電阻，其一端連接輸入端，其另一端與第K-1電阻的一端連接；