[實用新型]四方扁平無引腳的封裝單元及導線架

有效

• 申請號: 201320165884.7
• 申請日: 2013-04-03
• 公開（公告）號: CN203179865U
• 公開（公告）日: 2013-09-04
• 發明（設計）人: 廖木燦
• 申請（專利權）人: 菱生精密工業股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/32
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 梁愛榮

技術領域

本實用新型關于一種封裝單元；特別是指一種四方扁平無引腳(Quad?Flat?Non-lead，QFN)的封裝單元，其可提供更多的爬錫區域以提升焊接質量及良率，更可降低生產制作所需的成本以及利于焊錫后的檢測。

背景技術

在集成電路的封裝產業中，裸芯片事先經由晶片(wafer)制作、電路設計、光罩制作以及切割晶片等步驟所完成，而每一顆裸芯片由晶片切割所形成，經由裸芯片上的焊墊(bonding?pad)與封裝基材(substrate)電性連接，再以封裝膠體(molding?compound)將裸芯片加以包覆，已構成一芯片封裝(chippackage)結構。而封裝的目的在于防止裸芯片受到外在環境的影響，以及雜塵的污染，并提升裸芯片與外部電路之間電性連接的媒介。

請參閱圖1及圖2所示，其為現有的一種四方扁平無引腳的封裝單元，此封裝單元1包含有一芯片2、一芯片承座3、多個引腳4、多個引線5以及一封裝膠體6。其中芯片設置于芯片承座的上方，而各引腳4環繞配置于芯片承座，且芯片可通過打線制程電性連接于各引腳，最后再以封裝膠體將芯片、芯片承座以及各引腳進行包覆與保護。此外此現有的四方扁平無引腳封裝單元的引腳下表面未受封裝膠體所包覆，且引腳的端緣切齊于封裝膠體的四邊側緣，以作為此封裝單元對外部的接點。

但是此封裝單元的引腳切齊于封裝膠體的四邊側緣，因此于SMD上件制程中，焊料位于封裝單元的底面，使得封裝芯片在SMD上件制程后的檢測較為不易，又因其爬錫區域僅在于各引腳的下表面面積，如此讓封裝單元的焊接質量受限于爬錫區域的不足而無法提升。

有鑒于此，如圖3及圖4所示，美國專利第US6,608,366號的LEAD?FRAME?WITH?PLATED?END?LEADS對上述的問題提出改善的方案，其封裝單元1’的結構與現有大致相同，主要差異在于該專利利用半蝕刻制程使各引腳4’的下表面形成一凹部7，由此凹部的結構來增加焊錫9與各引腳的爬錫區域，用以改善焊點可靠性的問題。

然而，上述專利案雖可通過凹部的結構來增加爬錫區域，但因其結構仍會使焊料位于封裝單元的底面，故在封裝芯片SMD上件制程后檢測不易的問題仍無法克服，且又因該專利的引腳的凹部是以半蝕刻制程所完成，故相較于現有的四方扁平無引腳封裝單元，在生產制作上無疑增加其復雜度，相對地成本也將被提高。

綜上所述，現有的結構具有上述的缺失而有待改進。

實用新型內容

本實用新型的主要目的在于提供一種四方扁平無引腳的封裝單元和用于四方扁平無引腳封裝的導線架，其可提供更多的爬錫區域以提升焊接質量及良率，還可降低生產制作所需的成本以及利于焊錫后的檢測。

為了達成上述目的，本實用新型提供的一種四方扁平無引腳的封裝單元，包含有一芯片、芯片承座、多個引腳以及一封裝膠體，其中芯片承座具有一承接面，該承接面可供芯片設置之用；各引腳環繞設置在芯片承座且分別電性連接于芯片，而各引腳的末端外緣具有一開口；以及封裝膠體是以單顆模壓的方式形成于芯片、芯片承座以及各引腳之上，且各引腳的開口裸露于封裝膠體的外側。

其中，該引腳的開口為一貫孔，且是以沖壓方式所形成。

其中，該引腳的開口為圓弧狀。

其中，該封裝膠體是以單顆模壓方式所形成。

其中，各該引腳是以打線(Wire?bonding)方式電性連接于該芯片上。

為了達成上述目的，本實用新型提供的一種用于四方扁平無引腳封裝的導線架，包括有：一芯片；一芯片承座，具有一承接面，該承接面供該芯片設置之用；多個引腳，環設于該芯片承座且分別電性連接于該芯片，各該引腳的末端外緣具有一開口；多個切割道，分別設于各該引腳的開口處；以及一封裝膠體，以模壓方式形成于該芯片、該芯片承座以及各該引腳的上，且各該引腳的開口裸露于該封裝膠體的外側。

其中，該引腳的開口為一貫孔，且是以沖壓方式所形成。

其中，各該導線架呈多組狀排列。

其中，該封裝膠體是以單顆模壓方式形成于各該封裝單元。

其中，各該引腳是以打線(Wire?bonding)方式電性連接于該芯片上。

本實用新型的有益效果：本實用新型利用引腳的開口結構以及單顆模壓形成封裝膠體，不僅可供較多的爬錫區域以提升焊接質量及良率，還可降低生產制作所需的成本以及利于焊錫后的檢測。