[實用新型]數模轉換器DAC及其校準電路

有效

• 申請號: 201320103406.3
• 申請日: 2013-03-07
• 公開（公告）號: CN203086447U
• 公開（公告）日: 2013-07-24
• 發明（設計）人: 孫明;張衛新;朱偱宇
• 申請（專利權）人: 英特格靈芯片（天津）有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 北京億騰知識產權代理事務所 11309
• 代理人: 陳霽

技術領域

本申請涉及數模信號轉換領域，具體來說，涉及數模轉換器DAC及其校準電路。

背景技術

傳統的DAC校準電路如圖1所示。其具體工作原理如下所述：OTA（跨導放大器）的輸入端分別連接到兩個匹配的電阻R2和R1的兩端。流經電阻R2的電流為最低位LSB（最低有效位）電流，該電流作為基準電流用于校正其他電流源單元的電流。流經電阻R1的電流為待校正的電流源，其中電流源的個數有DAC的結構和位數來決定。OTA比較V1和V2兩點的電壓值，其輸出端輸出電壓接到PID控制器的輸入端，PID（比例積分微分）控制器的輸出端調節電流源電流的大小,當OTA的輸出電壓小于系統設定的電壓誤差時，PID控制器控制開關陣列進入到下一個電流源單元的校準，該校準過程持續到除了最低位LSB電流源之外的所有電流源單元校準過程結束。校準過程中OTA輸出電壓滿足下式時，當前電流源單元的校準過程結束：

A_v0×(I×R₁-I_LSB×R₂)<ΔV

這種電路有兩個最主要引起比較誤差的地方：

1．R1和R2本身有匹配誤差；

2．比較器本身的直流偏差（DC?offset）。

上述缺陷導致難以實現高精度高速DAC。

實用新型內容

針對現有技術中的缺陷，本申請的目的是，提供一種數模轉換器DAC以及其校準電路。

在第一方面,本實用新型實施例提供一種數模轉換器DAC中的校準電路，所述校準電路包括電流源陣列、開關陣列、充放電單元、比較器，以及數字校準算法單元，所述電流源陣列、開關陣列、充放電單元、比較器，以及數字校準算法單元依次順序相連，其中：數字校準算法單元，用于接收的需要進行校準的數字碼；電流源陣列，用于根據所述校準后的數字碼輸出相應的電流，經所述開關陣列對所述充放電單元進行充電，將所述充放電單元累積的充電電壓輸出至所述比較器；比較器，用于將所述充放電單元累積的充電電壓與基準電壓進行比較，根據比較結果控制開關陣列，并將比較結果輸出至所述數字校準算法單元；所述數字校準算法單元，還用于根據所述比較結果計算誤差，并根據所述誤差對需要進行校準的數字碼進行校準，將校準后的數字碼輸出至電流源陣列。

優選地，所述電流源陣列包括本征電流源陣列、用于校準的電流源陣列，所述校準后的數字碼包括用于輸入所述本征電流源陣列的第一數字碼、用于輸入用于校準的電流源陣列的第二數字碼。

優選地，所述比較器是通過運算放大器來實現的比較器。

優選地，所述充放電單元包括電容。

在第二方面，本實用新型實施例提供一種數模轉換器DAC，所述DAC包括如第一方面的校準電路，以及電流型數字模擬轉換單元、使能邏輯單元，所述校準電路、電流型數字模擬轉換單元，以及使能邏輯單元兩兩相連，其中：校準單元，還用于輸出校準完畢信號給使能邏輯單元；使能邏輯單元，用于根據所述校準完畢信號使能輸出至電流型數字模擬轉換單元的工作時鐘；電流型數字模擬轉換單元，用于根據校準單元發送的校準后的數字碼以及所述工作時鐘進行數字模擬轉換。

本申請通過調整數模轉換器DAC的校準電路中的電流源陣列，對DAC輸入數字碼進行校準，能夠實現高精度高速DAC。

附圖說明

圖1是現有技術的校準電路結構示意圖；

圖2是本實用新型實施例的DAC電路系統示意圖；

圖3是本實用新型實施例的DAC中校準單元電路系統示意圖；

圖4是本實用新型實施例DAC中校準單元的數字校準算法單元示意圖；

圖5是本實用新型實施例DAC中電流源陣列的改動示意圖；

圖6是本實用新型實施例涉及的DAC輸入數字碼的校準算法示意圖。

具體實施方式

鑒于現有數模轉換技術存在的問題，考慮調整數模轉換器DAC的校準電路中的電流源陣列，對DAC輸入數字碼進行校準，從而實現高精度高速DAC。

下面通過結合附圖，通過具體實施例，對本實用新型的技術方案做進一步的詳細描述，以便本領域人員更好地了解本實用新型的原理和具體實施細節。要說明的是，所展示的具體實施例是為了便于本領域人員更好理解本實用新型，不構成對本實用新型的任何限制。

實現本實用新型的最佳實施例

下面詳細描述本實用新型最佳實施方案。