[實用新型]非易失性半導體存儲裝置有效

申請號：	201320087331.4	申請日：	2013-02-26
公開（公告）號：	CN203205073U	公開（公告）日：	2013-09-18
發明（設計）人：	櫻井清史;二山拓也	申請（專利權）人：	株式會社東芝
主分類號：	G11C16/06	分類號：	G11C16/06;G11C16/02
代理公司：	北京市中咨律師事務所 11247	代理人：	劉瑞東;陳海紅
地址：	日本***	國省代碼：	日本;JP
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	非易失性半導體存儲裝置
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

交叉引用

本申請以美國專利臨時申請61/695694號(申請日：2012年8月31日)為基礎申請，享受優先權。本申請通過參照該基礎申請，包含該基礎申請的全部內容。

技術領域

本說明書所記載的實施方式涉及非易失性半導體存儲裝置。

背景技術

作為非易失性半導體存儲裝置之一，NAND型閃速存儲器廣為人知。NAND型閃速存儲器中，伴隨微細化的進展，一個NAND串所包含的存儲單元的數也增大，但是與此同時，產生行解碼器的面積增大的問題。

實用新型內容

本實用新型的實施方式提供行解碼器的占有面積小的非易失性半導體存儲裝置。

實施方式的非易失性半導體存儲裝置，具備：存儲單元陣列(memorycell?array)，其構成為排列有多個塊，上述塊構成為排列有NAND單位單元，上述NAND單位單元構成為串聯有可電氣改寫的多個存儲單元和選擇晶體管；和行解碼器，其構成為選擇上述存儲單元陣列的塊，向該塊供給各種工作所需要的電壓，上述行解碼器具備：多個第1傳輸晶體管，其在矩形的第1區域配置，與上述存儲單元連接；和多個第2傳輸晶體管，其在上述第1區域的剩余區域即第2區域配置，與上述選擇晶體管連接。

優選，在上述第2區域配置的多個上述第2傳輸晶體管共有漏極/源極擴散區域。

優選，多個上述第1傳輸晶體管在上述第1區域中矩陣狀配置。

優選，上述第2傳輸晶體管包含與連接于位線的漏極側選擇晶體管連接的第3傳輸晶體管和與連接于源極線的源極側選擇晶體管連接的第4傳輸晶體管，上述第2區域中，多個上述第3傳輸晶體管或多個上述第4傳輸晶體管共有漏極/源極擴散區域。

優選，還具備在上述第1區域和上述第2區域之間形成的保護環。

其他實施方式的非易失性半導體存儲裝置，具備：存儲單元陣列，其構成為排列有多個塊，上述塊構成為排列有NAND單位單元，上述NAND單位單元構成為串聯有可電氣改寫的多個存儲單元和選擇晶體管；和行解碼器，其構成為選擇上述存儲單元陣列的塊，向該塊供給各種工作所需要的電壓；上述行解碼器具備在上述存儲單元陣列的第1側配置的第1子行解碼器和在上述第1側的相反側的第2側配置的第2子行解碼器，上述第1子行解碼器具備：第1門電路，其包含在第1區域配置的與上述存儲單元連接的多個第1傳輸晶體管及在上述第1區域的剩余區域即第2區域配置的與上述選擇晶體管連接的多個第2傳輸晶體管；和升壓電路，其生成其向上述第1傳輸晶體管及上述第2傳輸晶體管的柵極供給的控制信號；上述第2子行解碼器具備第2門電路，其從包含在第1區域配置的上述第1傳輸晶體管及在第2區域配置的上述第2傳輸晶體管的上述第1子行解碼器中的上述升壓電路供給上述控制信號。

優選，上述選擇晶體管的選擇柵極線與作為上述第2傳輸晶體管的第3傳輸晶體管及第4傳輸晶體管連接，上述第3傳輸晶體管的柵極被供給上述控制信號，上述第4傳輸晶體管被供給通過塊的選擇/非選擇來切換邏輯的塊選擇信號。

優選，上述第1子行解碼器還具備本地行解碼器，其構成為向上述第1子行解碼器中的上述第4傳輸晶體管及上述第2子行解碼器中的上述第4傳輸晶體管供給上述塊選擇信號。

優選，在上述第2區域配置的多個上述第2傳輸晶體管共有漏極/源極擴散區域。

優選，多個上述第1傳輸晶體管在上述第1區域中矩陣狀配置。

優選，上述第1門電路及上述第2門電路分別具有上述第2區域，相互相鄰的2個上述第1門電路或第2門電路的上述2區域被配置成相互相鄰地連續。

優選，一個上述第2門電路中，上述第1傳輸晶體管與第1塊連接，上述第2傳輸晶體管的至少一部分與不同于上述第1塊的其他第2塊連接。

優選，位于上述第2子行解碼器中的第1端部的上述第2門電路具備虛設晶體管。

優選，還具備在上述第1區域和上述第2區域之間形成的保護環。

根據實施方式，可以提供行解碼器的占有面積小的非易失性半導體存儲裝置。

附圖說明

圖1表示第1實施方式的NAND型閃速存儲器的功能塊構成。

圖2表示存儲單元陣列1的布局（layout）。