[實用新型]一種自偏置誤差放大電路

有效

• 申請號: 201320028021.5
• 申請日: 2013-01-17
• 公開（公告）號: CN203027209U
• 公開（公告）日: 2013-06-26
• 發明（設計）人: 王文建
• 申請（專利權）人: 浙江商業職業技術學院
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及集成電路技術，尤其涉及到自偏置誤差放大電路。

背景技術

在開關電源集成電路中，誤差放大器是必不可少的，然而整個環路控制的頻率響應誤差放大器是最主要的，同時輸入阻抗和頻率特性都要考慮。

發明內容

本實用新型旨在解決現有技術的不足，提供一種輸入阻抗大并匹配的自偏置誤差放大電路。

自偏置誤差放大電路，包括偏置電路、差分運算放大電路、輸出驅動電路和相位補償電路：

所述偏置電路是提供整個電路的偏置電流；

所述運算放大電路是對輸入信號進行放大；

所述輸出驅動電路是對所述運算放大電路放大的信號進行輸出驅動；

所述相位補償電路是對整個電路進行相位補償。

所述偏置電路包括第一電阻、第二電阻、第三電阻、第一NPN管和第二NPN管：

所述第一電阻的一端接電源，另一端接所述第二電阻和所述第二NPN管的基極；

所述第二電阻的一端接所述第一電阻的一端和所述第二NPN管的基極，另一端接所述第一NPN管的基極和集電極；

所述第三電阻的一端接所述第二NPN管的集電極，另一端接地；

所述第一NPN管的基極接所述第一電阻的一端，發射極接地，集電極接所述第一電阻的一端；

所述第二NPN管的基極接所述第一電阻的一端和所述第二電阻的一端，發射極接所述第三電阻的一端，集電極接所述差分運算放大電路。

所述差分運算放大電路包括第一PMOS管、第二PMOS管、第三PMOS管、第一PNP管、第二PNP管、第三PNP管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管：

所述第一PMOS管的柵極接所述第二NPN管的集電極和所述第二PMOS管的柵極和所述第三PMOS管的柵極，源極接電源，漏極接所述第二NPN管的集電極和所述第二PMOS管的柵極和所述第三PMOS管的柵極；

所述第二PMOS管的柵極接所述第一PMOS管的柵極和所述第二NPN管的集電極，源極接電源，漏極接所述第一PNP管的發射極；

所述第三PMOS管的柵極接所述第一PMOS管的柵極和所述第二NPN管的集電極，源極接電源，漏極接所述第二PNP管的發射極和所述第三PNP管的發射極；

所述第一PNP管的基極接所述第一NMOS管的漏極和柵極和所述第二NMOS管的柵極和所述第五NMOS管的柵極，發射極接所述第二PMOS管的漏極，集電極接地；

所述第二PNP管的基極接負端和所述第二NMOS管的漏極，發射極接所述第三PNP管的發射極和所述第三PMOS管的漏極，集電極接所述第三NMOS管的漏極和柵極和所述第四NMOS管的柵極；

所述第三PNP管的基極接正端和所述第五NMOS管的漏極，發射極接所述第二PNP管的發射極和所述第三PMOS管的漏極，集電極接所述第四NMOS管的漏極和所述輸出驅動電路；

所述第一NMOS管的柵極和漏極第二NMOS管的柵極和所述第五NMOS管的柵極和所述第一PNP管的基極，源極接地；

所述第二NMOS管的柵極接所述第一NMOS管的柵極和所述第一PNP管的基極，漏極接所述第二PNP管的基極和負端，源極接地；

所述第三NMOS管的柵極和漏極接所述第四NMOS管的柵極和所述第二PNP管的集電極，源極接地；

所述第四NMOS管的柵極接所述第三NMOS管的柵極和漏極和所述第二PNP管的集電極，漏極接所述第三PNP管的集電極和所述輸出驅動電路，源極接地；

所述第五NMOS管的柵極接所述第一PNP管的基極和所述第一NMOS管的柵極和漏極和所述第二NMOS管的柵極，漏極接第三PNP管的基極接正端。

所述輸出驅動電路包括第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管和第六NMOS管：

所述第四PMOS管的柵極接所述第一PMOS管的柵極和所述第二PMOS管的柵極和所述第三PMOS管的柵極和所述第二NPN管的集電極，漏極接所述第五PMOS管的源極和所述第七PMOS管的柵極，源極接地；

所述第五PMOS管的柵極和漏極接所述第六PMOS管的源極，源極接所述第四PMOS管的漏極和所述第七PMOS管的柵極；

所述第六PMOS管的柵極接所述第三PNP管的集電極和所述第四NMOS管的漏極和所述第六NMOS管的柵極和所述相位補償電路；漏極接所述第五PMOS管的柵極和漏極，源極接地；