[發明專利]用于3D裝配缺陷檢測的3D內置自測機制的系統及方法

有效

• 申請號: 201310757204.5
• 申請日: 2013-12-30
• 公開（公告）號: CN104076274B
• 公開（公告）日: 2018-10-19
• 發明（設計）人: 羅祥寶;林翠佩
• 申請（專利權）人: 奧特拉有限公司
• 主分類號: G01R31/3187
• 分類號: G01R31/3187;G01R31/3185;G01R31/27
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 呂俊剛;劉久亮

1.一種通過使用3D-裝配內置自測BIST系統確定半導體器件中是否存在缺陷的方法，該3D-裝配BIST系統包括至少一個發送TX BIST模塊和至少一個接收RX BIST模塊，該方法包括以下步驟：

在第一測試時鐘周期，在或由第一TX BIST模塊發射第一測試模式；

在所述第一測試模式已經通過半導體器件的正在測試缺陷的部分之后，在或由第一RXBIST模塊捕獲所述第一測試模式；

將所捕獲的第一測試模式存儲在第一存儲位置；

在第二測試時鐘周期，在或由所述第一TX BIST模塊發射第二測試模式；

在該測試模式已經通過所述半導體器件的所述正在測試缺陷的部分之后，在或由所述第一RX BIST模塊捕獲所述第二測試模式；

將所捕獲的第二測試模式存儲在第二存儲位置；以及

對存儲在所述第一存儲位置和所述第二存儲位置的值進行分析，以確定在所述半導體器件的接口處是否可能存在缺陷，其中，分析包括：

由所述RX BIST模塊用所捕獲的第一測試模式和所捕獲的第二測試模式中的值執行第一邏輯運算；

將所述第一邏輯運算的結果存儲在第一結果寄存器中；

由所述RX BIST模塊對存儲在所述第一結果寄存器中的結果執行第二邏輯運算，以輸出狀態結果，該狀態結果表示所述半導體器件上存在缺陷的可能性；以及

將所述狀態結果存儲在狀態寄存器中。

2.根據權利要求1所述的方法，其中：

包括所述第一TX BIST模塊和所述第一RX BIST模塊的多個TX BIST模塊和RX BIST模塊對被構造為測試所述半導體器件中的多個不同部分上的缺陷；

所述RX BIST模塊彼此可通信地接合；并且

所述第一RX BIST模塊還被構造為：

接收來自第二RX BIST模塊的在前結果比特鏈；

將來自在前結果比特鏈的結果比特和存儲在所述第一結果寄存器中的比特組合在一起，以形成新的結果比特鏈；以及

發送所述新的結果比特鏈至第三RX BIST模塊。

3.根據權利要求2所述的方法，其中：

在所述多個RX BIST模塊中的最后一個RX BIST模塊將自己的結果比特添加至在前結果比特鏈中之后，所述最后一個RX BIST模塊輸出最終的結果比特鏈；并且

所述最終的結果比特鏈不僅能夠用于識別半導體器件中是否存在檢測缺陷，還能夠用于識別檢測缺陷的大致位置。

4.根據權利要求1-3中任一項所述的方法，其中，所述第一測試模式和所述第二測試模式各個中的比特數對應于正在測試缺陷的接口數。

5.根據權利要求1-3中任一項所述的方法，其中，所述3D-裝配BIST用硬件來實現。

6.根據權利要求1-3中任一項所述的方法，其中，所述3D-裝配BIST用軟件來實現。

7.根據權利要求1-3中任一項所述的方法，其中，所述方法能夠用于在半導體制造過程中的晶片揀選階段和最終測試階段期間檢測缺陷。