[發明專利]半導體封裝及其制造方法在審
| 申請號: | 201310757154.0 | 申請日: | 2013-11-26 |
| 公開(公告)號: | CN103839918A | 公開(公告)日: | 2014-06-04 |
| 發明(設計)人: | F·德切;D·梅因霍爾德;T·沙夫 | 申請(專利權)人: | 英飛凌科技德累斯頓有限責任公司 |
| 主分類號: | H01L23/522 | 分類號: | H01L23/522;H01L23/488;H01L21/60;H01L21/78 |
| 代理公司: | 中國專利代理(香港)有限公司 72001 | 代理人: | 馬麗娜;徐紅燕 |
| 地址: | 德國德*** | 國省代碼: | 德國;DE |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 封裝 及其 制造 方法 | ||
技術領域
本發明一般地涉及半導體器件,且更具體地涉及半導體封裝及其制造方法。
背景技術
半導體器件用于多種電子和其他應用中。除了別的以外,半導體器件還包含集成電路或分立器件,其通過下述形成于半導體晶片上:在半導體晶片上沉積一種或多種類型的薄膜材料,并圖案化薄膜材料以形成集成電路。
半導體器件被典型地封裝在陶瓷體或塑性體內以保護半導體器件免受物理性損壞或腐蝕。封裝也支持將半導體器件(也稱為管芯或芯片)連接到封裝外部的其他裝置所需的電接觸。很多不同類型的封裝是可用的,取決于將被封裝的半導體器件的類型和半導體器件的預期用途。典型的封裝特征,比如封裝的尺寸、引腳數量等等,可以除了別的以外還遵從來自電子器件工程聯合委員會(JEDEC)的開放式標準。封裝也可以被稱為半導體器件組裝或簡單地稱為組裝。
發明內容
根據本發明的一個實施例,一種半導體器件包含具有第—側面和相對的第二側面的半導體芯片,以及布置在半導體芯片的第一側面上的芯片接觸焊盤。介電襯墊布置在半導體芯片上。介電襯墊包含在芯片接觸焊盤上方的多個開口。互連通過多個開口在芯片接觸焊盤處接觸半導體芯片。
根據本發明的替代實施例,一種半導體器件包含具有第一側面和相對的第二側面的半導體芯片,以及布置在半導體芯片的第一側面上的芯片接觸焊盤。芯片接觸焊盤包含多個開口。互連通過多個開口在芯片接觸焊盤處接觸半導體芯片。
根據本發明的替代實施例,一種形成半導體器件的方法包含提供具有第一側面和相對的第二側面的半導體芯片,以及將半導體芯片的第二側面附著到導電板。半導體芯片在其第一側面上具有芯片接觸焊盤。介電襯墊被形成于半導體芯片上。第一芯片接觸焊盤上的介電襯墊的一部分被圖案化。封裝物形成在半導體芯片上。互連被形成為穿過封裝物及穿過介電襯墊的被圖案化的部分到達芯片接觸焊盤。
根據本發明的替代實施例,一種形成半導體器件的方法包含提供具有第一側面和相對的第二側面的半導體芯片,以及將半導體芯片的第二側面附著到導電板。半導體芯片在其第一側面上具有芯片接觸焊盤。芯片接觸焊盤的一部分被圖案化以在芯片接觸焊盤中形成開口。該方法進一步包括在第一半導體芯片上形成封裝物以及形成穿過封裝物和第一芯片接觸焊盤的開口的互連。
附圖說明
為了更完整地理解本發明及其優勢,現在參考下面結合附圖進行的描述,其中:
圖1,其包括圖1A-1C,示出了根據本發明的實施例的半導體器件,其中圖1A示出了半導體器件的剖面圖,而圖1B示出了半導體器件的部分頂視圖,以及圖1C示出了頂視圖;
圖2,其包括圖2A-2I,示出了根據本發明的實施例的在不同制造階段期間的半導體器件;
圖3,其包括圖3A-3E,示出了根據本發明的替代實施例的在不同處理階段期間的半導體器件;
圖4,其包括圖4A-4F,示出了根據本發明的替代實施例的在制造期間的半導體器件;
圖5,其包括圖5A-5B,示出了本發明的替代實施例,其中芯片接觸焊盤中的多個開口被間隔開以便于形成間隔物;
圖6,其包括圖6A-6C,示出了根據本發明的替代實施例的在不同制造階段中的半導體器件;
圖7,其包括7A-7E,示出了根據本發明的替代實施例的在制造期間的半導體器件;
圖8,其包括8A-8D,示出了根據本發明的替代實施例的在制造期間的半導體器件;
圖9,其包括圖9A-9D,示出了根據本發明的實施例的半導體器件;
圖10,其包括圖10A-10E,示出了根據本發明的實施例的半導體器件,其中圖案化的介電襯墊形成分段的接觸焊盤,其中圖10A示出了在晶片級加工之后的剖面圖,圖10B-10D示出了芯片接觸焊盤的對應平面圖,以及圖10E示出了在形成接觸互連之后的半導體封裝的剖面圖;
圖11,其包括圖11A-11D,示出了根據本發明的實施例的半導體器件,其中圖案化的介電襯墊在形成用于接觸互連的開口的過程中被剝離,其中圖11A示出了在晶片級加工后的剖面圖,圖11B-11C示出了芯片接觸焊盤的對應平面圖,以及圖11D示出了形成接觸互連之后的半導體封裝的剖面圖;
圖12,其包括圖12A-12E,示出了根據本發明的實施例的半導體器件,其中包含兩個層的介電襯墊被用來形成圖案化的介電襯墊,其中圖12A示出了晶片級加工后的剖面圖,圖12B-12D示出了芯片接觸焊盤的對應平面圖,以及圖12E示出了形成接觸互連之后的半導體封裝的剖面圖;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于英飛凌科技德累斯頓有限責任公司,未經英飛凌科技德累斯頓有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310757154.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體測試結構及其測試方法、檢測方法
- 下一篇:功率轉換裝置





