[發明專利]薄膜晶體管驅動電路及其驅動方法、液晶顯示裝置

有效

• 申請號: 201310754136.7
• 申請日: 2013-12-30
• 公開（公告）號: CN103928000A
• 公開（公告）日: 2014-07-16
• 發明（設計）人: 李元;陳子灃
• 申請（專利權）人: 廈門天馬微電子有限公司;天馬微電子股份有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 劉松

1.一種薄膜晶體管驅動電路，其特征在于，所述驅動電路包括：

多條掃描線；

掃描信號輸出端口，用于為每條掃描線加載掃描信號；

邏輯電路，與所述每條掃描線連接，且各邏輯電路連接至控制信號線。

2.如權利要求1所述的驅動電路，其特征在于，所述邏輯電路連接在掃描線的末端。

3.如權利要求1所述的驅動電路，其特征在于，所述邏輯電路由三個P型薄膜晶體管和三個N型薄膜晶體管構成，其中，各薄膜晶體管之間直接相連或通過節點間接相連，包括：

第一P型薄膜晶體管，其柵極與掃描線相連，漏極與第一節點相連，源極與第二節點相連，其中，第一節點與高電平信號線相連，第二節點與第三節點相連；

第二P型薄膜晶體管，其柵極通過第四節點與控制信號線相連，漏極與第一節點相連，源極與第二節點相連；

第三P型薄膜晶體管，其柵極與第五節點相連，漏極與高電平信號線相連，源極與第六節點相連，其中，第六節點與掃描線相連；

第一N型薄膜晶體管，其柵極與第五節點相連，漏極與第六節點相連，源極與低電平信號線相連；

第二N型薄膜晶體管，其柵極與掃描線相連，漏極與第三節點相連，源極與第三N型薄膜晶體管的漏極相連；

第三N型薄膜晶體管，其柵極通過第四節點與控制信號線相連，漏極與第二N型薄膜晶體管的源極相連，源極與低電平信號線相連。

4.如權利要求1所述的驅動電路，其特征在于，所述邏輯電路由四個P型薄膜晶體管和四個N型薄膜晶體管構成，其中，各薄膜晶體管之間直接相連或通過節點間接相連，包括：

第一P型薄膜晶體管，其柵極通過第二節點與所述控制信號線相連，漏極通過第一節點與高電平信號線相連，源極與第四節點相連，其中，第四節點與第五節點相連；

第二P型薄膜晶體管，其柵極與掃描線相連，漏極通過第三節點與高電平信號線相連，源極與第六節點相連，其中，第六節點與第七節點相連；

第三P型薄膜晶體管，其柵極與第五節點相連，漏極通過第三節點與高電平信號線相連，源極與第六節點相連；

第四P型薄膜晶體管，其柵極與第八節點相連，漏極通過第一節點與高電平信號線相連，源極通過第九節點與掃描線相連，其中，第八節點與第七節點相連；

第一N型薄膜晶體管，其柵極通過第二節點與控制信號線相連，漏極與第四節點相連，源極通過第十節點與低電平信號線相連；

第二N型薄膜晶體管，其柵極與掃描線相連，漏極與第七節點相連，源極與第四N型薄膜晶體管的漏極相連；

第三N型薄膜晶體管，其柵極與第八節點相連，漏極通過第九節點與掃描線相連，源極通過第十節點與低電平信號線相連；

第四N型薄膜晶體管，其柵極與第五節點相連，漏極與第二N型薄膜晶體管的源極相連，源極與低電平信號線相連。

5.一種對權利要求1所述的驅動電路進行驅動的方法，其特征在于，所述方法包括：

掃描信號輸出端口依次為每條掃描線加載掃描信號，以及

控制信號線為連接的所述邏輯電路加載輸入控制信號，并由邏輯電路為自身所連接的掃描線加載輸出控制信號；

當加載在所述掃描線上的開啟信號的時長達到第一設定時長時，所述輸出控制信號在第二設定時長內反向，使得加載在所述掃描線上的掃描信號的電壓狀態為關斷信號的電壓狀態。

6.如權利要求5所述的方法，其特征在于，若所述掃描信號為關斷信號，則加載在掃描線上的輸出控制信號不論是否反向都不會改變所述關斷信號的電壓狀態；

若所述掃描信號為開啟信號，且開啟信號加載時長未達到第一設定時長，則加載在掃描線上的輸出控制信號不會改變所述開啟信號的電壓狀態。

7.如權利要求5所述的方法，其特征在于，在所述第二設定時長內：

當所述掃描信號為關斷信號時，加載在掃描線上的輸出控制信號不論是否與關斷信號反向都不會改變所述關斷信號的電壓狀態；

當所述掃描信號為開啟信號時，若加載在邏輯電路上的輸入控制信號與開啟信號反向，則加載在掃描線上的輸出控制信號與開啟信號反向，使得加載在所述掃描線上的掃描信號的電壓狀態為關斷信號的電壓狀態；若加載在邏輯電路上的輸入控制信號與開啟信號同向，則加載在掃描線上的控制信號與開啟信號同向，使得加載在所述掃描線上的掃描信號的電壓狀態仍為開啟信號的電壓狀態。