[發明專利]半導體器件及其形成方法

有效

• 申請號: 201310754040.0
• 申請日: 2013-12-31
• 公開（公告）號: CN104743504A
• 公開（公告）日: 2015-07-01
• 發明（設計）人: 伏廣才;張先明;劉慶鵬
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: B81C1/00
• 分類號: B81C1/00;B81B3/00;B81B7/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種半導體器件的形成方法，其特征在于，包括：

提供襯底，所述襯底表面具有第一導電層，所述第一導電層表面具有犧牲層，所述犧牲層表面具有掩膜層，所述掩膜層暴露出部分犧牲層表面；

以所述掩膜層為掩膜，刻蝕所述犧牲層，直至暴露出第一導電層為止，在犧牲層內形成第一開口和第二開口；

在所述掩膜層表面、第一開口和第二開口的側壁和底部表面形成導電膜；

在所述導電膜表面形成填充滿第一開口和第二開口的介質層；

在形成介質層之后，去除掩膜層表面的部分導電膜，以圖形化所述導電膜，在第一開口內形成第一插塞，在第二開口內形成第二插塞，在掩膜層表面形成第二導電層，所述第二插塞與第二導電層電學斷路，所述第二導電層與第一插塞電連接。

2.如權利要求1所述的半導體器件的形成方法，其特征在于，在形成第二導電層之前，在所述犧牲層表面、第一開口和第二開口的側壁和底部表面形成保護層，所述導電膜形成于所述保護層表面。

3.如權利要求2所述的半導體器件的形成方法，其特征在于，所述保護層的材料為氮化鈦。

4.如權利要求2所述的半導體器件的形成方法，其特征在于，所述保護層的厚度為100埃～200埃。

5.如權利要求1所述的半導體器件的形成方法，其特征在于，所述導電膜的材料為鈦、鎢、鋁或銅。

6.如權利要求1所述的半導體器件的形成方法，其特征在于，所述導電膜的厚度為50埃～150埃。

7.如權利要求1所述的半導體器件的形成方法，其特征在于，第二插塞底部的第一導電層與第一插塞底部的第一導電層電學斷路。

8.如權利要求7所述的半導體器件的形成方法，其特征在于，與第二插塞底部連接的第一導電層作為底部電極，所述第二導電層為頂部電極，所述第一導電層、第二導電層、第一插塞和第二插塞構成傳感器。

9.如權利要求1所述的半導體器件的形成方法，其特征在于，所述第一開口和第二開口平行于襯底表面方向的寬度為200埃～300埃。

10.如權利要求1所述的半導體器件的形成方法，其特征在于，所述犧牲層的材料與第一導電層、第二導電層和掩膜層的材料不同。

11.如權利要求10所述的半導體器件的形成方法，其特征在于，所述犧牲層的材料為無定形碳。

12.如權利要求1所述的半導體器件的形成方法，其特征在于，所述介質層的形成方法包括：在導電膜表面沉積介質膜，所述介質膜填充滿所述第二開口；拋光所述介質膜，直至暴露出掩膜層表面的導電膜為止。

13.如權利要求1所述的半導體器件的形成方法，其特征在于，還包括：在去除掩膜層表面的部分導電膜之后，刻蝕由所述第二導電層暴露出的掩膜層，直至暴露出犧牲層為止；在刻蝕所述掩膜層之后，以第二導電層和掩膜層為掩膜，采用各向同性的刻蝕工藝刻蝕所述犧牲層，直至暴露出第一導電層為止，在所述第一導電層和第二導電層之間形成空腔。

14.如權利要求1所述的半導體器件的形成方法，其特征在于，所述掩膜層的材料為氧化硅、氮化硅、氮氧化硅中的一種或多種組合。

15.如權利要求1所述的半導體器件的形成方法，其特征在于，所述襯底包括：半導體基底、位于半導體基底表面或半導體基底內的半導體器件、電連接所述半導體器件的電互連結構、以及電隔離所述電互連結構和半導體器件的絕緣層。

16.如權利要求15所述的半導體器件的形成方法，其特征在于，所述第一導電層通過所述電互連結構與所述半導體器件電連接。

17.如權利要求15所述的半導體器件的形成方法，其特征在于，所述絕緣層的材料包括濕度敏感介質材料。

18.一種采用如權利要求1至17任一項方法所形成的半導體器件，其特征在于，包括：

襯底，所述襯底表面的第一導電層；

位于所述第一導電層表面的犧牲層，所述犧牲層表面具有掩膜層，所述犧牲層和掩膜層內具有暴露出第一導電層的第一開口和第二開口；

位于第一開口內的第一插塞；

位于第二開口內的第二插塞，所述第二插塞與第二導電層電學斷路；

位于掩膜層表面的第二導電層，所述第二導電層與第一插塞電連接。