[發明專利]帶焊球面陣列四邊無引腳封裝體堆疊封裝件及制備方法

有效

• 申請號: 201310748369.6
• 申請日: 2013-12-31
• 公開（公告）號: CN103730442A
• 公開（公告）日: 2014-04-16
• 發明（設計）人: 慕蔚;李習周;邵榮昌;張進兵
• 申請（專利權）人: 天水華天科技股份有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L21/60;H01L25/16
• 代理公司: 甘肅省知識產權事務中心 62100
• 代理人: 李琪

技術領域

本發明屬于電子信息自動化元器件技術領域，具體涉及一種帶焊球面陣列四面扁平無引腳（Area?Array?Quad?Flat?No?Lead?Package，簡稱AAQFN）封裝體堆疊封裝（Package?on?Package，簡稱PoP）件；本發明還涉及一種該封裝件的制備方法。?

背景技術

雖然近兩年國內已開始研發多圈QFN，但由于框架制造工藝難度較大，只有個別國外供應商能設計、生產，但還是受相關公司專利的限制，相對引腳較少，研發周期長，并且封裝多圈QFN限于引線框架制造商，不能滿足短、平、快，不同芯片的靈活應用的要求。為了消除過去外圍引線結構的引腳限制，滿足高密度，多I/O封裝的需求。開發一種帶錫球的面陣列四面扁平無引腳（Area?Array?Quad?Flat?No?Lead?Package?,簡稱AAQFN），雖然比不上采用基板生產錫球作為輸出的BGA封裝的I/O多，但相比采用基板生產錫球作為輸出的BGA封裝，引線框架帶錫球的AAQFN封裝效率高，而且成本相對低，運用靈活。并且在此基礎開發面陣列QFN?IC芯片堆疊封裝（POP），其產品體積更小，封裝密度更高、功能更多，可以替代部分BGA封裝及CSP封裝，降低生產成本，縮短研發周期。?

發明內容

本發明的目的是提供一種帶焊球面陣列四面扁平無引腳封裝體堆疊封裝件，不受外圍引線結構的引腳限制，滿足高密度，多I/O封裝的要求。

本發明的另一個目的是提供一種上述封裝件的制備方法。

為實現上述目的，本發明所采用的技術方案是：一種帶焊球面陣列四邊無引腳封裝體堆疊封裝件，包括裸銅框架，裸銅框架正面并排設有多個安放槽，相鄰兩個安放槽之間為引腳隔墻，每個凹坑的底部均為第三引腳，所有的第三引腳互不相連，引腳隔墻與第三引腳不相連，裸銅框架正面倒裝有帶凸點的第一IC芯片，芯片凸點分別位于不同的安放槽內，芯片凸點頂端與安放槽底部相連接，芯片凸點與安放槽之間的空隙內填充有下填料，處于兩端的安放槽外側的裸銅框架上設有第一凹槽，第一凹槽兩側形成互不相連的第一引腳和第二引腳；裸銅框架正面塑封有第一塑封體，第一IC芯片塑封于第一塑封體內；第一引腳和第二引腳上分別設有引線框架焊盤；所有第三引腳中位于兩端的第三引腳通過連接體與和該第三引腳相鄰的第二引腳相連接，其余的第三引腳下面均設有與該第三引腳相連的連接層，第一引腳下面設有與該第一引腳相連的連接層，每個連接層表面和每個連接體表面均設有一個錫焊球；所有的連接層和連接體互不相連，相鄰連接體與連接層之間的空隙內填充有鈍化體，相鄰連接層之間的間隙內填充有鈍化體；第一塑封體上面、從下往上依次粘貼有第二IC芯片和第三IC芯片，第二IC芯片和第三IC芯片通過鍵合線相連接，同時通過鍵合線分別與引線框架焊盤相連接；裸銅框架上塑封有第二塑封體，裸銅框架正面、第一塑封體、第二IC芯片、第三IC芯片、第一凹槽以及所有的鍵合線均塑封于第二塑封體內。

本發明所采用的另一個技術方案是：一種上述堆疊封裝件的制備方法，具體按以下步驟進行：

步驟1：晶圓減薄劃片；

步驟2：在裸銅框架正面貼干膜膠片，并在35℃～60℃溫度下烘烤15±5分鐘；接著進行對準曝光、顯影、定影，在85℃±5℃的溫度下堅膜30±5分鐘；然后在裸銅框架正面蝕刻出需要的附圖形的凹坑和第一凹槽，去除裸銅框架表面的干膜膠片，相鄰凹坑之間有引腳隔墻；

步驟3：在已蝕刻出附圖形的裸銅框架表面均勻涂覆覆蓋裸銅框架正面、第一凹槽表面以及所有凹坑的第一鈍化層，然后在所有凹坑底面上刻蝕出UBM₁窗口，在所有凹坑中位于兩端的凹坑外圍的裸銅框架上刻蝕出兩條引線框架焊盤窗口，第一凹槽位于該兩條引線框架焊盤窗口之間；

步驟4：在UBM₁窗口和引線框架焊盤窗口上分別化學沉積多金屬層，形成UBM₁層和引線框架焊盤，去除多余的金屬層，使得相鄰凹坑內的UBM₁層不相連，引線框架焊盤與UBM₁層不相連；

步驟5：取帶凸點的第一IC芯片，倒裝上芯，使芯片凸點伸入凹坑內，芯片凸點與UBM₁層相連接；對倒裝上芯后的半成品引線框架下填充，使芯片凸點與UBM₁層側面框架通過下填料絕緣；

步驟6：采用符合歐盟Weee、ROHS標準和Sony標準的環保型塑封料進行第一次塑封，形成第一塑封體，使帶凸點的第一IC芯片塑封于第一塑封體內，采用防離層工藝進行后固化；