[發(fā)明專利]一種譯碼器和譯碼方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310746221.9
• 申請(qǐng)日: 2013-12-30
• 公開（公告）號(hào): CN103746710B
• 公開（公告）日: 2017-04-05
• 發(fā)明（設(shè)計(jì)）人: 李璐
• 申請(qǐng)（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號(hào): H03M13/27
• 分類號(hào): H03M13/27
• 代理公司: 北京中博世達(dá)專利商標(biāo)代理有限公司11274
• 代理人: 申健

技術(shù)領(lǐng)域

本發(fā)明涉及信息處理領(lǐng)域，尤其涉及一種譯碼器和譯碼方法。

背景技術(shù)

Turbo碼，是一種將兩個(gè)簡(jiǎn)單分量碼通過偽隨機(jī)交織器并行級(jí)聯(lián)來構(gòu)造具有偽隨機(jī)特性的長(zhǎng)碼，并通過在兩個(gè)SISO（Soft?Input?Soft?Output，軟輸入/軟輸出）譯碼器之間進(jìn)行多次迭代實(shí)現(xiàn)偽隨機(jī)譯碼的編碼方式。目前，Turbo碼作為3G/4G數(shù)據(jù)信道的主要編碼方案，隨著無線通信數(shù)據(jù)量的劇增，對(duì)Turbo譯碼器的處理能力需求也翻倍式提高，Turbo譯碼時(shí)將碼塊劃分為n個(gè)子塊，分別同時(shí)對(duì)各子塊進(jìn)行SISO處理，即使用并行度為n的Turbo譯碼算法來進(jìn)一步提高處理能力。

隨著LTE（Long?Term?Evolution，長(zhǎng)期演進(jìn)）技術(shù)規(guī)格的不斷提高，Turbo譯碼器需要進(jìn)一步提高并行度以提升長(zhǎng)度為4000k～6144k的長(zhǎng)碼塊的吞吐率，然而，長(zhǎng)度小于1024k的短碼塊在高并行度時(shí)會(huì)產(chǎn)生交織沖突，所以，Turbo譯碼器譯碼并行度的配置受到碼長(zhǎng)的約束，造成了Turbo譯碼器吞吐率的下降和SISO處理時(shí)處理資源的閑置。

在現(xiàn)有技術(shù)中，采用例化N個(gè)并行度低的Turbo譯碼器（可以理解為在總線上并行連接N個(gè)Turbo譯碼器）來解決Turbo譯碼器譯碼并行度的配置受到碼長(zhǎng)的約束的問題，在處理短碼塊時(shí)，N個(gè)Turbo譯碼器同時(shí)工作，可以使吞吐率得到N倍的提升；在處理長(zhǎng)碼塊時(shí)，N個(gè)Turbo譯碼器同時(shí)工作，可以等效為1個(gè)并行度為（NP，P為每個(gè)譯碼器的并行度）的Turbo譯碼器。

但是，采用上述例化N個(gè)并行度低的Turbo譯碼器時(shí)，會(huì)造成Turbo譯碼器的存儲(chǔ)器增大，由于需要多個(gè)Turbo譯碼器同時(shí)連接總線，所以將會(huì)增加總線接口數(shù)量，引起總線資源膨脹，不但會(huì)造成控制的不便并且會(huì)提高調(diào)度工作量，同時(shí)在總線上大量的數(shù)據(jù)并行輸入輸出也會(huì)引起總線數(shù)據(jù)的阻塞，吞吐率低。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例提供一種譯碼器和譯碼方法，提供一種譯碼機(jī)制，能夠節(jié)省總線的接口資源和降低調(diào)度工作量，并提高了譯碼器的吞吐率。

為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案：

第一方面，提供一種譯碼器，該譯碼器包括：

至少兩個(gè)譯碼內(nèi)核；

控制單元，用于在獲取至少一個(gè)碼塊后，根據(jù)所述至少一個(gè)碼塊中每個(gè)碼塊的特征參數(shù)對(duì)所述每個(gè)碼塊進(jìn)行預(yù)處理，獲取所述每個(gè)碼塊的譯碼順序；

所述控制單元，還用于將所述每個(gè)碼塊按照所述譯碼順序分別輸入到所述至少兩個(gè)譯碼內(nèi)核中的與所述譯碼順序?qū)?yīng)的譯碼內(nèi)核中；

所述至少兩個(gè)譯碼內(nèi)核用于按照所述譯碼順序，將接收到的所述每個(gè)碼塊分別進(jìn)行譯碼，并且按照所述譯碼順序輸出譯碼后的數(shù)據(jù)。

結(jié)合第一方面，在第一種可能的實(shí)現(xiàn)方式中，所述控制單元包括：

識(shí)別單元，用于識(shí)別所述至少一個(gè)碼塊，并獲取所述至少一個(gè)碼塊中每個(gè)碼塊的特征參數(shù)，所述特征參數(shù)包括碼塊長(zhǎng)度、碼塊的迭代次數(shù)；

路由單元，用于根據(jù)所述每個(gè)碼塊的特征參數(shù)以及當(dāng)前的所有的譯碼內(nèi)核狀態(tài)確定所述每個(gè)碼塊的所述譯碼順序；

所述路由單元，還用于將所述每個(gè)碼塊按照所述譯碼順序分別輸入到第一緩存；

所述第一緩存，用于將所述每個(gè)碼塊按照所述譯碼順序分別輸入到所述至少兩個(gè)譯碼內(nèi)核。

結(jié)合第一方面，在第二種可能的實(shí)現(xiàn)方式中，所述譯碼內(nèi)核包括：

至少兩個(gè)輸入緩存、至少兩個(gè)輸出緩存，所述輸入緩存和所述輸出緩存數(shù)量相同；

所述至少兩個(gè)輸入緩存，用于按照所述譯碼順序，將接收到的所述每個(gè)碼塊分別傳輸至譯碼邏輯單元；

所述譯碼邏輯單元，用于將接收到所述每個(gè)碼塊進(jìn)行譯碼，并將譯碼后的數(shù)據(jù)存儲(chǔ)至一個(gè)所述輸出緩存中；

所述至少兩個(gè)輸出緩存，用于按照所述譯碼順序，將存儲(chǔ)的譯碼后的數(shù)據(jù)分別輸出。

結(jié)合第一方面的第一種可能的實(shí)現(xiàn)方式，在第三種可能的實(shí)現(xiàn)方式中，

循環(huán)緩存，用于按照所述譯碼順序存儲(chǔ)所述每個(gè)碼塊，并將所述每個(gè)碼塊按照所述譯碼順序分別輸入到緩存處理模塊；

所述緩存處理模塊，用于存儲(chǔ)所述每個(gè)碼塊，并將所述每個(gè)碼塊按照所述譯碼順序分別輸入到所述至少兩個(gè)譯碼內(nèi)核；其中，若所有碼塊中存在至少兩個(gè)連續(xù)的短碼塊，且所述至少兩個(gè)連續(xù)的短碼塊的總長(zhǎng)度小于一個(gè)譯碼內(nèi)核能夠處理的長(zhǎng)度，則將所述至少兩個(gè)連續(xù)的短碼塊一同輸入到同一個(gè)譯碼內(nèi)核中。

結(jié)合第一方面的第二種可能的實(shí)現(xiàn)方式，在第四種可能的實(shí)現(xiàn)方式中行，