[發明專利]閃存器件及其形成方法

有效

• 申請號: 201310745691.3
• 申請日: 2013-12-30
• 公開（公告）號: CN104752358B
• 公開（公告）日: 2019-01-22
• 發明（設計）人: 寧先捷
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L27/115;H01L27/11521;H01L29/423
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

一種閃存器件及其形成方法，其中所述閃存器件，包括：半導體襯底，所述半導體襯底包括若干平行的第一區域和位于第一區域一端的第二區域；位于半導體襯底的第一區域上的若干浮柵，相鄰浮柵之間具有第一開口；位于第一開口的側壁和底部以及浮柵的表面的控制柵介質層；位于控制柵介質層上的控制柵，控制柵填充滿第一開口；位于半導體襯底的第二區域上的選擇柵，所述選擇柵的頂部表面與控制柵的底部表面齊平。本發明的閃存器件的性能提高。

技術領域

本發明涉及存儲器領域，特別涉及一種閃存器件及其形成方法。

背景技術

在目前的半導體產業中，集成電路產品主要可分為三大類型：邏輯、存儲器和模擬電路，其中存儲器件在集成電路產品中占了相當大的比例。而在存儲器件中，近年來閃存存儲器（flash memory）的發展尤為迅速。它的主要特點是在不加電的情況下能長期保持存儲的信息，具有集成度高、較快的存取速度、易于擦除和重寫等多項優點，因而在微機、自動化控制等多項領域得到了廣泛的應用。

參考圖1，圖1為現有的閃存存儲器的結構示意圖，包括：半導體襯底100，位于所述半導體襯底100上分立的存儲晶體管柵極堆疊和選擇晶體管柵極堆疊，所述存儲晶體管柵極堆疊包括位于半導體襯底100表面的隧穿氧化層101、位于隧穿氧化層101上的浮柵102、位于浮柵102上的控制柵介質層103和位于控制柵介質層103上的控制柵104，所述選擇晶體管柵極堆疊包括位于半導體襯底100表面的選擇柵介質層105和位于選擇柵介質層105上的選擇柵106；還包括位于存儲晶體管柵極堆疊和選擇晶體管柵極堆疊之間的半導體襯底100內的共源漏區108，位于存儲晶體管柵極堆疊遠離共源漏區108一側的半導體襯底100內的源區107，位于選擇晶體管柵極堆疊的遠離共源漏區108一側的半導體襯底100內的漏區109。

現有的閃存存儲器的性能無法滿足現有的應用需求。

發明內容

本發明解決的問題是怎樣提高閃存器件的性能。

為解決上述問題，本發明提供了一種閃存器件的形成方法，包括:提供半導體襯底，所述半導體襯底上形成有若干平行排布的浮柵層，相鄰浮柵層之間具有第一開口，所述浮柵層包括隧穿氧化層和位于隧穿氧化層上的第一多晶硅層，所述半導體襯底包括若干平行的第一區域以及位于第一區域一端的第二區域，每個浮柵層覆蓋半導體襯底的第一區域和第二區域；在所述第一開口的側壁和底部表面以及浮柵層的表面形成控制柵介質層；在所述控制柵介質層上形成第二多晶硅層，所述第二多晶硅層填充滿浮柵層之間的第一開口；刻蝕第二區域的第二多晶硅層和控制柵介質層，形成暴露出第二區域的第一多晶硅層的第二開口；在第二多晶硅層上形成第三多晶硅層，所述第三多晶硅層填充滿所述第二開口；沿與浮柵層排布的方向垂直的方向，刻蝕去除第二區域的第二開口兩側和第一區域的部分第三多晶硅層、第二多晶硅層、控制柵介質層、第一多晶硅層，在半導體襯底的第一區域的隧穿氧化層上形成浮柵、位于浮柵上的控制柵介質層、位于控制柵介質層上的控制柵，在半導體襯底的第二區域的隧穿氧化層上形成選擇柵。

可選的，所述浮柵層的形成過程為：在所述半導體襯底上形成硬掩膜層，所述硬掩膜層中具有若干平行分布的第三開口，所述第三開口暴露出半導體襯底的表面；以所述硬掩膜層為掩膜，沿第三開口刻蝕所述半導體襯底，在半導體襯底內形成溝槽；在所述第三開口和溝槽內填充滿隔離材料，所述隔離材料的表面與硬掩膜層的表面齊平；去除所述硬掩膜層，形成第四開口，第四開口暴露出半導體襯底表面；在第四開口底部的半導體襯底上形成隧穿氧化層；在所述隧穿氧化層上形成第一多晶硅層，第一多晶硅層填充滿第四開口，第一多晶硅層和隧穿氧化層構成浮柵層；去除相鄰浮柵層之間的部分隔離材料，形成第一開口，第一開口底部剩余的隔離材料構成隔離結構。

可選的，所述硬掩膜層的材料為SiN、SiON、SiCN或SiC中的一種或幾種。

可選的，所述硬掩膜層的厚度為1000～2000埃。