[發明專利]對基于掃描的測試減小掃描移位時局部級峰值功率的系統

無效

• 申請號: 201310745669.9
• 申請日: 2013-12-30
• 公開（公告）號: CN103913702A
• 公開（公告）日: 2014-07-09
• 發明（設計）人: 米林得·索納瓦樂;薩蒂亞·普瓦達;阿米特·桑加尼
• 申請（專利權）人: 輝達公司
• 主分類號: G01R31/303
• 分類號: G01R31/303
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;謝栒

技術領域

根據本發明的實施例總體上涉及測試集成電路，更具體地涉及在集成電路上實施基于掃描的測試。

背景技術

集成電路或者電路組合通常包括在內部生成或者由外部控制的一個或多個時鐘。每個時鐘都經由偏斜最小化網絡分布到存儲單元集，其將時鐘脈沖在幾乎相同的時間傳遞到所有存儲單元。這樣的時鐘、其相關的存儲單元以及由存儲單元界定的組合邏輯框形成時鐘域。

電路的掃描測試是眾所周知的并且是最廣泛使用的用于測試集成電路的可測試性設計（DFT）技術。其用可以鏈接以形成一個或多個掃描鏈的掃描單元來代替所有或部分原始存儲單元。基于掃描的集成電路或者電路組合可以通過對移位周期隨后是捕獲周期進行重復來進行測試。在移位周期，將偽隨機或者預定測試刺激源（stimuli）移位到所有掃描鏈中，使得其輸出作為可控制的主要輸入。在捕獲周期，將測試響應鎖存在一些或所有掃描鏈中，使得其輸入作為可觀察的主輸出，因為捕獲到掃描鏈中的值可以在下一個周期移位輸出。

基于掃描的測試由于測試設備的高資本投入以及可能要求大量的時間來運行因此是昂貴的。用于基于掃描的測試的測試時間取決于測試運行得多快以及測試的容量，例如測試圖案的大小。由于對于減小基于掃描的測試的測試成本和優化集成電路發布的周轉期的高要求，因此掃描移位(scan?shift)操作需要在不斷提高的時鐘速度下運行。通常掃描移位操作測試時間是芯片所需的總測試時間的50%到75%。

在較高的時鐘速度下運行移位操作有助于減小總體測試時間。然而，這可能造成功率問題，其導致觸發器和門在不適當電源條件下的不正確表現。這可能造成由于測試下的硅的電或熱應力的誤報，其可能導致顯著的成品率損失。因此，測試系統的使用者別無選擇，只有將低時鐘速度以最小化功率相關的問題，這導致更長的測試時間。

舉例來說，在移位周期期間所有測試刺激源同時移位到觸發器中，從而造成芯片上的所有觸發器在大致相同的時間切換。這造成相當高的峰值電流，導致電壓由于導軌電阻而從電源導軌下降。因為峰值電流的要求而導致電壓下降，因此提供給芯片的電壓不在芯片的期望操作范圍內，這可能造成其發生故障。另外，如果掃描移位操作繼續運行在這些高的操作頻率下，那么芯片上的觸發器最終會開始出故障。與掃描移位模式相比，在正常功能模式期間將芯片運行在較高的頻率下是沒問題的，這是因為在正常功能模式期間不期望所有觸發器都在相同時間切換。

此外，由于在測試掃描移位操作期間的非常高的翻轉率和邏輯活動，無論有無測試壓縮，在掃描測試期間的動態功率消耗總是高于功能模式。超出所設計用于芯片和封裝的峰值功率，在測試期間可能導致過高熱量耗散，其可能損壞封裝。所增加的動態功耗可能造成芯片中的穩定性問題，這可能導致芯片隨后在實際應用中的故障。

發明內容

因此，需要允許掃描移位操作在高速時鐘速度下快速運行，同時減小在DFT期間由于掃描移位模式期間高速翻轉率和邏輯活動造成的峰值功率問題的系統。另外進行掃描測試模式功率監控，以避免在生產測試期間測試模式下對功率分布網絡加壓是必要的。本發明的實施例提供用于減小掃描移位模式期間的峰值功率問題的方法和系統。根據本發明的一個實施例，使用跨各種電路域的分區級的移位時鐘交錯，以減小掃描移位模式期間的高于可接受的峰值功率幅度，從而允許掃描移位操作運行在較高的時鐘速度，其最終轉而減小生產測試期間的總體測試時間。

在一個實施例中，提供用于實施基于掃描的測試的方法。方法包括使用操作在第一頻率的第一時鐘信號，將掃描數據從多個I/O端口串行路由到集成電路的多個分區，其中多個分區的每個分區包括多個內部掃描鏈。方法還包括并行化掃描數據以供應每個分區中的內部掃描鏈。此外，方法包括使用第一時鐘信號來生成操作在第二頻率的多個第二時鐘信號，其中每個分區分別接收多個第二時鐘信號中相應的一個，并且其中多個第二時鐘信號被交錯，其中每個在不同的時間實施脈沖。最后，方法包括以第二頻率的速率將掃描數據移入（shift?in）到多個分區的內部掃描鏈中，其中多個分區的每個分區使用其接收的相應的第二時鐘信號以實施移入。