[發明專利]一種用于可編程芯片的可編程存儲單元

有效

• 申請號: 201310745644.9
• 申請日: 2013-12-30
• 公開（公告）號: CN103714849B
• 公開（公告）日: 2017-01-25
• 發明（設計）人: 張勇;傅啟攀;張延飛;王佩寧
• 申請（專利權）人: 深圳市國微電子有限公司
• 主分類號: G11C11/419
• 分類號: G11C11/419
• 代理公司: 深圳鼎合誠知識產權代理有限公司44281
• 代理人: 薛祥輝

1.一種用于可編程芯片的可編程存儲單元，其特征在于，包括第一反熔絲模塊、第二反熔絲模塊、第一開關模塊、第二開關模塊和保護模塊；所述第一反熔絲模塊的一端與編程線端相連接，所述第一反熔絲模塊的另一端與所述第一開關模塊的一端以及所述保護模塊的第一輸入端相連接，所述第一開關模塊的另一端與第一保護端相連接，所述第二反熔絲模塊的一端與所述編程線端相連接，所述第二反熔絲模塊的另一端與所述第二開關模塊的一端以及所述保護模塊的第二輸入端相連接，所述第二開關模塊的另一端與第二保護端相連接，所述保護模塊的輸出端為所述可編程存儲單元的公共輸出端。

2.根據權利要求1所述的可編程存儲單元，其特征在于，

當需要配置數據1時，所述編程線端配置為編程電壓，所述第一反熔絲模塊與所述第二反熔絲模塊處于關閉狀態，所述第一開關模塊與所述第二開關模塊打開，所述保護模塊關閉，所述第一保護端輸入為低電平，所述第二保護端輸入為高電平；

當需要配置數據0時，所述編程線端配置為編程電壓，所述第一反熔絲模塊與所述第二反熔絲模塊處于關閉狀態，所述第一開關模塊與所述第二開關模塊打開，所述保護模塊關閉，所述第一保護端輸入為高電平，所述第二保護端輸入為低電平。

3.根據權利要求2所述的可編程存儲單元，其特征在于，

當配置數據1之后進入校驗狀態時，所述編程線端配置為工作電壓，所述第一反熔絲模塊與所述編程線端永久連接，所述第二反熔絲模塊處于關閉狀態，所述第一開關模塊與所述第二開關模塊打開，所述保護模塊打開，若配置成功，所述第一保護端輸出為高電平，所述第二保護端輸出為低電平；

當配置數據0之后進入校驗狀態時，所述編程線端配置為工作電壓，所述第一反熔絲模塊處于關閉狀態，所述第二反熔絲模塊與所述編程線端永久連接，所述第一開關模塊與所述第二開關模塊打開，所述保護模塊打開，若配置成功，所述第一保護端輸出為低電平，所述第二保護端輸出為高電平。

4.根據權利要求2所述的可編程存儲單元，其特征在于，

當配置數據1之后進入工作狀態時，所述編程線端配置為工作電壓，所述第一反熔絲模塊與所述編程線端永久連接，所述第二反熔絲模塊處于關閉狀態，所述第一開關模塊與所述第二開關模塊關閉，所述保護模塊打開，所述可編程存儲單元的公共輸出端輸出為高電平；

當配置數據0之后進入工作狀態時，所述編程線端配置為工作電壓，所述第一反熔絲模塊處于關閉狀態，所述第二反熔絲模塊與所述編程線端永久連接，所述第一開關模塊與所述第二開關模塊關閉，所述保護模塊打開，所述可編程存儲單元的公共輸出端輸出為低電平。

5.根據權利要求1至4任一項所述的可編程存儲單元，其特征在于，所述保護模塊包括第三開關模塊、第四開關模塊以及耦合模塊，所述耦合模塊的電路結構包括以下方式一或方式二：

方式一：所述耦合模塊包括第五開關模塊；所述第三開關模塊的一端為所述保護模塊的第一輸入端，所述第四開關模塊的一端為所述保護模塊的第二輸入端，所述第三開關模塊、第四開關模塊的另一端通過所述第五開關模塊連接至地；

方式二：所述耦合模塊包括第五開關模塊和第六開關模塊；所述第三開關模塊的一端為所述保護模塊的第一輸入端，所述第三開關模塊的另一端分別與所述第五開關模塊、所述第六開關模塊的一端相連接，所述第四開關模塊的一端為所述保護模塊的第二輸入端，所述第四開關模塊的另一端分別與所述第五開關模塊、所述第六開關模塊的一端相連接，所述第五開關模塊、第六開關模塊的另一端連接至地。

6.根據權利要求5所述的可編程存儲單元，其特征在于，所述第三開關模塊的另一端為所述可編程存儲單元的公共輸出端；

當所述耦合模塊的電路結構為所述方式一時，若配置數據1之后進入工作狀態，所述第三開關模塊與所述第四開關模塊打開，所述第五開關模塊關閉，所述可編程存儲單元的公共輸出端輸出為高電平；若配置數據0之后進入工作狀態，所述第三開關模塊、所述第四開關模塊與所述第五開關模塊打開，所述可編程存儲單元的公共輸出端輸出為低電平；

當所述耦合模塊的電路結構為所述方式二時，若配置數據1之后進入工作狀態，所述第三開關模塊、所述第四開關模塊與所述第六開關模塊打開，所述第五開關模塊關閉，所述可編程存儲單元的公共輸出端輸出為高電平；若配置數據0之后進入工作狀態，所述第三開關模塊、所述第四開關模塊與所述第五開關模塊打開，所述第六開關模塊關閉，所述可編程存儲單元的公共輸出端輸出為低電平。