[發明專利]內部電壓發生電路

有效

• 申請號: 201310744704.5
• 申請日: 2013-12-30
• 公開（公告）號: CN104376869B
• 公開（公告）日: 2018-10-09
• 發明（設計）人: 崔珉碩
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C11/4074
• 分類號: G11C11/4074
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;許偉群

一種內部電壓發生電路包括：標志信號發生器，適用于產生第一標志信號，并且適用于產生第二標志信號，所述第一標志信號在從深度掉電模式終止的時刻起第一預定時間之后被使能，所述第二標志信號在從第一標志信號被使能的時刻起第二預定時間之后被使能；驅動信號發生器，適用于接收第一標志信號和第二標志信號以產生第一驅動信號和第二驅動信號，并且適用于響應于第一標志信號和第二標志信號而接收預振蕩信號以產生第三標志信號和第四標志信號；以及內部電壓發生器，適用于響應于第一驅動信號和第二驅動信號而驅動第一內部電壓信號，并且適用于響應于第三驅動信號和第四驅動信號而泵浦第二內部電壓信號。

相關申請的交叉引用

本申請要求2013年8月16日向韓國知識產權局提交的韓國專利申請No.10-2013-0097290的優先權，其全部內容通過引用合并于此。

技術領域

本公開的實施例總體而言涉及半導體集成電路，更具體地，涉及內部電壓發生電路。

背景技術

一般來說，半導體器件從外部系統接收電源電壓VDD和接地電壓VSS以產生用于其內部電路操作的內部電壓。用于操作半導體器件的內部電路的內部電壓可以包括：供給至核心區的核心電壓VCORE、用來驅動或過驅動字線的高電壓VPP以及施加至核心區中的NMOS晶體管的體區（或襯底）的低電壓VBB。

核心電壓VCORE可以是比從外部系統供應的電源電壓VDD更低的正電壓。因而，可以通過將電源電壓VDD降低至一定的電平來產生核心電壓VCORE。相反，高電壓VPP可以比電源電壓VDD更高，而低電壓VBB可以是比接地電壓VSS更低的負電壓。因而，可能需要電荷泵電路來產生高電壓VPP和低電壓VBB。

半導體器件，例如動態隨機存取存儲器（DRAM）可以被設計成在具有低功耗和大單元容量的情況下高速操作。因而，大多數半導體器件可以被設計成具有在不執行數據輸入/輸出（I/O）操作時將驅動電流最小化的深度掉電模式。如果半導體器件進入深度掉電模式，則用于產生內部電壓的內部電壓發生電路可以被關斷以停止產生內部電壓。

然而，如果半導體器件的深度掉電模式終止，則所有的內部電壓發生電路可以都被導通，由此突然增加半導體器件的驅動電流。結果，電源電壓VDD的電平會突然降低。即，半導體器件的功耗會突然增加。在這種情況下，與半導體器件共享電源電壓VDD的另外的半導體器件可能會由于降低的電源電壓VDD而發生故障。

發明內容

各種實施例涉及內部電壓發生電路。

根據一些實施例，一種內部電壓發生電路包括：標志信號發生器，適用于產生第一標志信號并且適用于產生第二標志信號，所述第一標志信號在從深度掉電模式終止的時刻起第一預定時間之后被使能，所述第二標志信號在從第一標志信號被使能的時刻起第二預定時間之后被使能；驅動信號發生器，適用于接收第一標志信號和第二標志信號以產生第一驅動信號和第二驅動信號，并且適用于響應于第一標志信號和第二標志信號而接收預振蕩信號以產生第三驅動信號和第四驅動信號；以及內部電壓發生器，適用于響應于第一驅動信號和第二驅動信號而驅動第一內部電壓信號，并且適用于響應于第三驅動信號和第四驅動信號而泵浦第二內部電壓信號。