[發明專利]封裝上多處理器接地參考單端互連

有效

• 申請號: 201310742928.2
• 申請日: 2013-12-27
• 公開（公告）號: CN104050130A
• 公開（公告）日: 2014-09-17
• 發明（設計）人: 威廉·J·達利;布魯切克·庫都·海勒尼;約翰·W·波爾頓;托馬斯·黑斯廷斯·格里爾三世;卡爾·托馬斯·格雷
• 申請（專利權）人: 輝達公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 謝栒;魏寧

1.一種系統，包括：

第一處理器芯片，其配置為包括第一接地參考單端信令（GRS）接口電路；

第二處理器芯片，其配置為包括第二GRS接口電路；

多芯片模塊（MCM）封裝，其配置為包括所述第一處理器芯片、所述第二處理器芯片以及互連電路；

第一電氣線路集，其制作在所述MCM封裝內并配置為將所述第一GRS接口電路耦連到所述互連電路；以及

第二電氣線路集，其制作在所述MCM封裝內并配置為將所述第二GRS接口電路耦連到所述互連電路。

2.根據權利要求1所述的系統，其中所述第一GRS接口電路包括：

第一GRS驅動器電路，其配置為：

在第一預充電相位期間預充電第一電容器以存儲第一電荷；以及

在第一驅動相位期間基于所述第一電荷來驅動相對于接地網絡的輸出信號；

第二GRS驅動器電路，其配置為：

在第二預充電相位期間預充電第二電容器以存儲第二電荷；以及

在第二驅動相位期間基于所述第二電荷來驅動相對于接地網絡的所述輸出信號；以及

接收器電路，其配置為將接地參考單端輸入信號轉譯成相應的邏輯信號，

其中所述第一電氣線路集包括所述輸入信號、所述輸出信號以及所述接地網絡。

3.根據權利要求1所述的系統，其中所述第一處理器芯片包括單個處理器核心和第一級高速緩存。

4.根據權利要求1所述的系統，其中所述第一處理器芯片包括兩個或更多個處理器核心和相應的第一級高速緩存。

5.根據權利要求4所述的系統，其中所述第一處理器芯片進一步包括向量處理器核心。

6.根據權利要求4所述的系統，其中所述第一處理器芯片進一步包括數字信號處理器核心。

7.根據權利要求1所述的系統，其中所述第一處理器芯片配置為以相對于所述第二處理器芯片的相對高的處理吞吐量進行操作，所述第二處理器芯片配置為以相對于所述第一處理器芯片的較低吞吐量和較低功率進行操作。

8.根據權利要求1所述的系統，其中所述第一處理器芯片由高性能制作工藝制造，并且所述第二處理器芯片由低功率制作工藝制造。

9.根據權利要求1所述的系統，進一步包括：

第一存儲器子系統，其包括在所述MCM封裝內并配置為包括第三GRS接口電路；

第四GRS接口電路，其包括在所述第一處理器芯片內；以及

第三電氣線路集，其制作在所述MCM封裝內并配置為將所述第三GRS接口電路耦連到所述第四GRS接口電路。

10.根據權利要求9所述的系統，其中所述第一存儲器子系統包括至少兩個經堆疊的芯片。

11.根據權利要求9所述的系統，其中所述第一存儲器子系統包括高速緩存存儲器電路。

12.根據權利要求9所述的系統，其中所述存儲器子系統包括：

墊片芯片，其包括第三GRS接口電路以及耦連到所述第三GRS接口電路的存儲器控制器電路；以及

至少一個存儲器芯片，其耦連到所述存儲器控制器電路，

其中所述存儲器控制器電路在所述第三GRS接口電路和所述至少一個存儲器芯片之間傳送與存儲器訪問請求相關聯的數據。

13.根據權利要求1所述的系統，其中所述互連電路包括第一互連芯片，所述第一互連芯片包括在所述MCM封裝內并配置為在所述第一處理器芯片和所述第二處理器芯片之間傳送數據。

14.根據權利要求13所述的系統，進一步包括：

第一存儲器子系統，其包括在所述MCM封裝內并配置為包括第三GRS接口電路；

第四GRS接口電路，其包括在所述第一互連芯片內；以及

第三電氣線路集，其制作在所述MCM封裝內并配置為將所述第三GRS接口電路耦連到所述第四GRS接口電路。