[發(fā)明專利]一種制作嵌入式閃存柵極的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201310740775.8
• 申請(qǐng)日: 2013-12-27
• 公開（公告）號(hào): CN104752177A
• 公開（公告）日: 2015-07-01
• 發(fā)明（設(shè)計(jì)）人: 馬慧琳
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/28
• 分類號(hào): H01L21/28
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;高偉

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種嵌入式閃存柵極的制作方法。

背景技術(shù)

存儲(chǔ)器用于存儲(chǔ)大量數(shù)字信息，最近據(jù)調(diào)查顯示，在世界范圍內(nèi)，存儲(chǔ)器芯片大約占了半導(dǎo)體交易的30％，多年來，工藝技術(shù)的進(jìn)步和市場(chǎng)需求催生越來越多高密度的各種類型存儲(chǔ)器，如RAM(隨機(jī)存儲(chǔ)器)、SRAM（靜態(tài)隨機(jī)存儲(chǔ)器）、DRAM(動(dòng)態(tài)隨機(jī)存儲(chǔ)器)和FRAM(鐵電存儲(chǔ)器)等。其中，閃存存儲(chǔ)器即FLASH，其成為非易失性半導(dǎo)體存儲(chǔ)技術(shù)的主流，即使在供電電源關(guān)閉后仍能保持片內(nèi)信息；在存儲(chǔ)器電可擦除和可重復(fù)編程，而不需要特殊的高電壓；閃存存儲(chǔ)器具有成本低、密度大的特點(diǎn)。其獨(dú)特的性能使其廣泛的運(yùn)用于各個(gè)領(lǐng)域，包括嵌入式系統(tǒng)，如PC及設(shè)備、電信交換機(jī)、蜂窩電話、網(wǎng)絡(luò)互連設(shè)備、儀器儀表和汽車器件，同時(shí)還包括新興的語音、圖像、數(shù)據(jù)存儲(chǔ)器類產(chǎn)品。在各種各樣的FLASH器件中，嵌入式閃存器件是片上系統(tǒng)(SOC)的一種，在一片集成電路內(nèi)同時(shí)集成邏輯電路模塊和閃存電路模塊，在智能卡、微控制器等產(chǎn)品中有廣泛的用途。

嵌入式閃存器件中的閃存存儲(chǔ)器具有堆棧式柵極結(jié)構(gòu)，此結(jié)構(gòu)包括遂穿氧化層、用來儲(chǔ)存電荷的多晶硅浮置柵極、氧化硅/氮化硅/氧化硅（ONO）結(jié)構(gòu)的柵極介電層以及用來控制數(shù)據(jù)存取的多晶硅控制柵極。

現(xiàn)有的P型嵌入式閃存器件制作方法為，在步驟100中，提供半導(dǎo)體襯底，將半導(dǎo)體襯底分為三個(gè)區(qū)域，分別為：用于形成邏輯器件的第一區(qū)域I，邏輯電路區(qū)域I；高壓電路區(qū)域II；用于形成閃存存儲(chǔ)器的三區(qū)域III，閃存單元區(qū)域III。在所述邏輯電路區(qū)域中形成有柵極介電層，在所述閃存單元區(qū)域和所述高壓電路區(qū)域中形成有堆棧式結(jié)構(gòu)，此結(jié)構(gòu)包括遂穿氧化層、多晶硅浮置柵極以及氧化硅/氮化硅/氧化硅（ONO）結(jié)構(gòu)的柵極介電層。接著，在所述半導(dǎo)體襯底上沉積形成第一多晶硅層。在步驟101中，采用掩膜刻蝕高壓電路區(qū)域中的第一多晶硅層。在步驟102中，在所述半導(dǎo)體襯底上形成第二多晶硅層。在步驟103中，圖案化所述第二多晶硅層和所述第一多晶硅層。在步驟104中，沉積形成側(cè)墻，在后續(xù)刻蝕邏輯電路區(qū)域中多晶硅層時(shí)所述側(cè)墻用于保護(hù)控制柵極、高壓晶體管柵極和選擇柵極。在步驟105中，預(yù)摻雜邏輯電路區(qū)域中的多晶硅層，同時(shí)實(shí)施圖案化工藝。

對(duì)于55nm以及更先進(jìn)的技術(shù)節(jié)點(diǎn)而言，由于閃存存儲(chǔ)器應(yīng)用于高壓設(shè)備中其需要具有高擊穿電壓，因此，在閃存存儲(chǔ)器中形成的多晶硅控制柵極的結(jié)構(gòu)為兩層的多晶硅。在嵌入式閃存工藝中，邏輯電路區(qū)域和閃存單元區(qū)域中的多晶硅層的厚度不同，將引起嵌入式閃存器件中出現(xiàn)有缺陷的橫截面，進(jìn)一步影響器件的性能和產(chǎn)量。同時(shí)，具有兩層多晶硅的控制柵極常用于滿足電路設(shè)計(jì)的要求，但是，在邏輯電路區(qū)域中的兩層多晶硅層之間存在有接觸面，其能夠影響邏輯電路區(qū)域中的邏輯器件的性能，所以，兩層多晶硅層將引起半導(dǎo)體器件可靠性的問題。

因此，需要一種新的方法，以解決現(xiàn)有技術(shù)中的問題，以提高嵌入式閃存的整體的性能和嵌入式閃存的良品率。

發(fā)明內(nèi)容

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。