[發明專利]一種基于FPGA實現TAP設備功能的系統有效
| 申請號: | 201310740739.1 | 申請日: | 2013-12-27 |
| 公開(公告)號: | CN103747068B | 公開(公告)日: | 2017-07-18 |
| 發明(設計)人: | 饒維克;葉執政 | 申請(專利權)人: | 珠海市佳訊實業有限公司 |
| 主分類號: | H04L29/08 | 分類號: | H04L29/08;H04L12/26 |
| 代理公司: | 廣州嘉權專利商標事務所有限公司44205 | 代理人: | 陳國榮 |
| 地址: | 519080 廣東省珠海市軟件*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 fpga 實現 tap 設備 功能 系統 | ||
技術領域
本發明涉及網絡設備領域,特別是一種基于FPGA實現TAP設備功能的系統。
背景技術
以太網分路器(TAP設備)是一種以太網流量復制設備,該設備能夠在不中斷網絡正常流量的情況下,實時獲取網絡數據,對全線速的雙向會話進行準確無誤的監測,因此,TAP設備是運營商網絡流量分析及增值業務系統、移動網絡信令監測及內容監測系統、IDC內容審計檢測、IP網絡安全、IP入侵檢測、IP內容審計等解決方案中獲取IP流量和內容信息不可或缺的設備。
傳統以太網分路器(TAP設備)一般有三種實現方式,一是采用以太網PHY芯片背靠背連接;二是通過內嵌交換機芯片實現;三是通過NPU(網絡處理器)實現。
參照圖1所示采用以太網PHY芯片背靠背連接的方式實現的TAP設備,原有鏈路的下行數據經過PHY1后復制一份輸送到PHY2沿著原有鏈路正常傳輸,另一份傳送到PHY3輸出到監控側鏈路。同理,上行數據也采用同樣方法實現數據采集。從中可以發現,數據只能做到一對一復制,無法做到一對多復制或者多對一的匯聚;PHY1、PHY2、PHY3、PHY4 必須保持同樣的工作速率,否則會導致監控側鏈路無法采集到數據,功能比較單一。
參照圖2所示采用內嵌交換機芯片方式實現的TAP設備,受限于SWITCH的數據存儲轉發機制,一般數據包在SWITCH內停留的時間較長,且不固定,導致轉發延遲較大(微秒級別),特別是對延遲較為敏感的網絡側端口影響最為嚴重;受限于SWITCH的功能限制,大部分中低端SWITCH在負載均衡功能上,無法做到基于端口流量的均衡;受制于SWITCH的功能限制,SWITCH會丟棄一些MAC控制幀和錯誤包,不能實現全線速100%數據捕獲,使得TAP設備無法呈現全部網絡數據。
參照圖3所示采用NPU實現的TAP設備,受限于NPU的軟處理機制,轉發延遲較大,對以太網數據的處理不能做到實時,特別是對延遲較為敏感的網絡側端口影響最為嚴重;NPU需要的外圍配置電路多,增加了系統的復雜程度及成本;由于受限于NPU軟處理的速度及軟件算法的效率,無法做到實時大流量的數據處理。
鑒于以上三種方式的不利因素,尋找一種替代方案解決上述問題成為當前的一個技術難題。
發明內容
為解決上述問題,本發明的目的在于提供一種基于FPGA實現TAP設備功能的系統,在基于硬件實現以太網數據流的調度和傳輸的同時,實現TAP設備較低的數據轉發時延、數據的一份或多份復制、滿流量匯聚和負載均衡功能。
本發明解決其問題所采用的技術方案是:
一種基于FPGA實現TAP以太網分路器設備功能的系統,包括網絡側端口和監控側端口,其特征在于,所述網絡側端口與監控側端口之間通過FPGA連接,所述FPGA包括:
與網絡側端口連接的接收處理模塊;
與監控側端口連接的發送處理模塊;
與接收處理模塊連接的內部緩存模塊;
與發送處理模塊連接的輸出控制模塊;以及
連接在所述內部緩存模塊與輸出控制模塊之間的快速路徑模塊和交換功能模塊;其中,
所述接收處理模塊用于接收網絡側端口發送的數據;
所述內部緩存模塊用于存儲接收處理模塊收到的數據;
所述輸出控制模塊用于激活快速路徑模塊或者/和交換功能模塊,并控制快速路徑模塊或者/和交換功能模塊將處理后的數據傳送至發送處理模塊;
所述快速路徑模塊用于在被激活后,讀取內部緩存模塊中相應的數據并將其復制后傳送至發送處理模塊;
所述交換功能模塊用于在被激活后,讀取內部緩存模塊中相應的數據并將其分流或匯聚處理后傳送至發送處理模塊;
所述發送處理模塊用于將收到的數據傳送至相應的監控側端口;
所述交換功能模塊包括負載均衡模塊與匯聚模塊,所述負載均衡模塊用于將內部緩存模塊中的相應數據動態分流后由發送處理模塊傳送至監控側端口;所述匯聚模塊用于將內部緩存模塊中相應的數據匯聚后由發送處理模塊傳送至監控側端口;
所述負載均衡模塊通過對補碼運算結果符號位的判斷后由DeMux分離器模塊實現數據包的動態分流;
所述匯聚模塊通過對補碼運算結果符號位的判斷后由Mux數據選擇器模塊實現數據包的動態匯聚。
所述網絡側端口與所述監控側端口均至少有一對。
所述內部緩存模塊為內嵌式RAM,所述RAM分多級讀寫,且各級的讀寫控制進行分別設置。
所述接收處理模塊與所述發送處理模塊分別通過RGMII接口與所述網絡側端口、監控側端口無縫連接。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于珠海市佳訊實業有限公司,未經珠海市佳訊實業有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310740739.1/2.html,轉載請聲明來源鉆瓜專利網。





