[發明專利]DSP工程的高效運行方法及系統

在審

• 申請號: 201310737272.5
• 申請日: 2013-12-26
• 公開（公告）號: CN103744698A
• 公開（公告）日: 2014-04-23
• 發明（設計）人: 童超;王傳志;馬楠;張治;張平
• 申請（專利權）人: 北京星河亮點技術股份有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445;G06F3/06
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 李相雨

1.一種DSP工程的高效運行方法，其特征在于，所述方法包括以下步驟：

S1：將待運行的工程中的數據段拆分成兩部分，一部分作為片內工程，另一部分數據段和所述待運行的工程中的程序段作為片外工程；

S2：將所述片內工程加載至DSP開發板的普通SRAM中，將所述片外工程加載至所述DSP開發板的SDRAM中；

S3：在普通SRAM中劃分預設長度的存儲空間作為2級緩存；

S4：所述DSP開發板的DSP核與加載有所述片內工程的普通SRAM之間通過所述DSP開發板的1級數據緩存進行數據讀取及數據寫入，所述DSP核與所述SDRAM之間通過所述2級緩存和1級數據緩存實現數據讀取及數據寫入，所述DSP核與所述SDRAM之間通過所述2級緩存和所述DSP開發板的1級程序緩存實現程序讀取。

2.如權利要求1所述的方法，其特征在于，步驟S1中，根據數據類型及讀取寫入次數將所述待運行的工程中的數據段拆分成兩部分。

3.如權利要求1所述的方法，其特征在于，步驟S2包括：

S201：將所述片內工程通過PCI接口加載至所述DSP開發板的普通SRAM中；

S202：將所述DSP開發板的DSP核暫停運行，并開啟所述DSP開發板的外部存儲器接口；

S203：將所述片外工程通過所述PCI接口和外部存儲器接口加載至所述DSP開發板的SDRAM中；

S204：將所述DSP開發板的DSP核重新開始運行。

4.如權利要求1所述的方法，其特征在于，步驟S4中，所述DSP核與所述SDRAM之間通過所述2級緩存和1級數據緩存實現數據讀取包括：

先在所述2級緩存中查找待讀取數據，若所述2級緩存中沒有所述待讀取數據，則從所述SDRAM中查找所述待讀取數據，由所述SDRAM將所述待讀取數據依次通過所述2級緩存和1級數據緩存傳輸至所述DSP核；若所述2級緩存中有所述待讀取數據，則先失效所述2級緩存中的所述待讀取數據，再將所述SDRAM中的所述待讀寫數據傳輸至所述2級緩存中，覆蓋原來所述待讀取數據的舊數據，最后將所述2級緩存中的新的所述待讀取數據通過所述1級數據緩存傳輸至所述DSP核。

5.如權利要求1所述的方法，其特征在于，步驟S4中，所述DSP核與所述SDRAM之間通過所述2級緩存和1級數據緩存實現數據寫入包括：

所述DSP核為寫數據操作時，先在所述2級緩存中查找待寫入數據，若所述2級緩存中沒有所述待寫入數據，則從所述SDRAM中查找所述待寫入數據，由所述SDRAM將所述待寫入數據傳輸至所述2級緩存，所述DSP核通過所述1級數據緩存對所述待寫入數據進行寫操作，所述2級緩存將寫操作后的待寫入數據回寫至所述SDRAM中；若所述2級緩存中有所述待寫入數據，則所述DSP核直接通過所述1級數據緩存對所述待寫入數據進行寫操作，所述2級緩存將寫操作后的待寫入數據回寫至所述SDRAM中。

6.一種DSP工程的高效運行系統，其特征在于，所述系統包括：

工程拆分模塊，用于將待運行的工程中的數據段拆分成兩部分，一部分作為片內工程，另一部分數據段和所述待運行的工程中的程序段作為片外工程；

工程加載模塊，用于將所述片內工程加載至DSP開發板的普通SRAM中，將所述片外工程加載至所述DSP開發板的SDRAM中；

緩存劃分模塊，用于在普通SRAM中劃分預設長度的存儲空間作為2級緩存；

讀取寫入模塊，用于所述DSP開發板的DSP核與加載有所述片內工程的普通SRAM之間通過所述DSP開發板的1級數據緩存進行數據讀取及數據寫入，所述DSP核與所述SDRAM之間通過所述2級緩存和1級數據緩存實現數據讀取及數據寫入，所述DSP核與所述SDRAM之間通過所述2級緩存和所述DSP開發板的1級程序緩存實現程序讀取。

7.如權利要求6所述的系統，其特征在于，所述工程拆分模塊中，根據數據類型及讀取寫入次數將所述待運行的工程中的數據段拆分成兩部分。