[發明專利]連體芯片、連體芯片組、成像盒及成像盒組有效
| 申請號： | 201310734682.4 | 申請日： | 2013-12-27 |
| 公開（公告）號： | CN103753961A | 公開（公告）日： | 2014-04-30 |
| 發明（設計）人： | 丁勵;陳浩 | 申請（專利權）人： | 珠海艾派克微電子有限公司 |
| 主分類號： | B41J2/175 | 分類號： | B41J2/175;G03G15/00 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 519075 廣東省珠*** | 國省代碼： | 廣東;44 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 連體 芯片 芯片組 成像 | ||
1.一種用于成像盒的連體芯片，所述連體芯片包括附屬部分和主要部分，其特征在于，所述附屬部分包括：
接口單元，通過串行公共總線連接到打印成像設備，其用于接收打印成像設備發送的指令；
存儲單元，其存儲了通用于不同成像盒的信息；
響應識別單元，其用于識別串行公共總線上是否存在響應；
優先等級配置單元，其預設了優先等級；和
控制單元，在接收到打印成像設備發送的指令時，根據預設的優先等級對應的時刻，控制響應識別單元識別串行公共總線上的響應，并響應打印成像設備的指令。
2.根據權利要求1所述連體芯片，其特征在于，在響應識別單元識別到串行公共總線上不存在響應時，控制單元通過接口單元將存儲單元存儲的通用信息發送給打印成像設備。
3.根據權利要求1所述連體芯片，其特征在于，所述優先等級配置單元預設的優先等級具體是識別串行公共總線上是否存在響應的時刻和響應打印成像設備的指令的時刻。
4.根據權利要求1-3任一所述的連體芯片，其特征在于，預設的優先等級較高的，則識別串行公共總線上是否存在響應的時刻和響應打印成像設備的指令的時刻相對靠前；相反，優先等級較低的，則識別串行公共總線上是否存在響應的時刻和響應打印成像設備的指令的時刻相對靠后。
5.根據權利要求1所述的連體芯片，其特征在于，所述連體芯片的附屬部分以可拆除的方式連接到主要部分。
6.根據權利要求5所述的連體芯片，其特征在于，連體芯片的主要部分和附屬部分設置在同一塊電路板上的兩端，主要部分和附屬部分之間的電路板形成有一個V形長槽。
7.一種連體芯片組，所示連體芯片組包括至少兩個如權利要求1-6任一所述的連體芯片，其特征在于，各個連體芯片的附屬部分的優先等級配置單元所預設的優先等級不同。
8.一種成像盒，其特征在于，其安裝有如權利要求1-6任一所述的連體芯片。
9.一種成像盒組，其特征在于，其分別安裝有如權利要求1-6任一所述的連體芯片，各個連體芯片的附屬部分的優先等級配置單元所預設的優先等級不同。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于珠海艾派克微電子有限公司，未經珠海艾派克微電子有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310734682.4/1.html，轉載請聲明來源鉆瓜專利網。
