[發明專利]半導體裝置

有效

• 申請號: 201310733934.1
• 申請日: 2013-12-26
• 公開（公告）號: CN104299991B
• 公開（公告）日: 2017-11-24
• 發明（設計）人: 小倉常雄;中村和敏
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/06;H01L29/08
• 代理公司: 永新專利商標代理有限公司72002
• 代理人: 徐殿軍

本申請享受以日本專利申請第2013－149748號（申請日：2013年7月18日）為基礎申請的優先權。本申請通過參照該基礎申請而包含基礎申請的全部內容。

技術領域

本發明的實施方式涉及半導體裝置。

背景技術

一般而言，作為開關而使用的半導體裝置希望使開啟電阻變低、使開關損失變小。近年來，作為高耐壓（例如600伏特（V）以上）的功率半導體裝置而廣泛使用IGBT（Insulated Gate Bipolar Transistor，絕緣柵雙極型晶體管）。

在IGBT中，如果對柵極電極施加相對于發射極電極為正的偏壓，則在p型基極層的柵極氧化膜表面上形成反轉層，電子被向n^－型基極層注入。由此，成為開啟狀態。在IGBT的恒常開啟狀態下，在n^－型基極層中積蓄電子和空穴，對應于其積蓄量，開啟電壓被降低。

在IGBT的關斷開關狀態下，如果將柵極電極的偏壓除去，則電子電流的注入停止。并且，耗盡層由p型基極層、n^－型基極層間的pn結形成，一邊將存儲電荷排出，一邊朝向p⁺型集電極層擴散。當電壓成為電源電壓時，殘留在p⁺型集電極層附近的n^－型基極層中的載流子成為尾電流，使關斷開關損失增大。因此，為了降低開關損失，在恒常開啟狀態下抑制n^－型基極層的p⁺型集電極層側的載流子的積蓄變得重要。

發明內容

本發明的實施方式提供一種能夠降低關斷時的開關損失的半導體裝置。

有關實施方式的半導體裝置包括第1半導體區域、第2半導體區域、第3半導體區域、控制電極、絕緣膜、第1電極、第2電極和第4半導體區域。

第1半導體區域是第1導電型。第2半導體區域是第2導電型。第2半導體區域設在第1半導體區域之上。第3半導體區域是第1導電型。第3半導體區域設在第2半導體區域之上。

控制電極控制第1半導體區域與第3半導體區域之間的導通。

絕緣膜設在控制電極與第2半導體區域之間。

第1電極與第2半導體區域及第3半導體區域電連接。

第4半導體區域是第2導電型。第4半導體區域設在第2電極與第1半導體區域之間。第4半導體區域與第2電極電連接。

第4半導體區域具有第1部分和第2部分。

第1部分具有第1雜質濃度，作為與第2電極的接觸面積而具有第1接觸面積。

第2部分具有比第1雜質濃度高的第2雜質濃度，作為與第2電極的接觸面積而具有比第1接觸面積小的第2接觸面積。

附圖說明

圖1（a）及圖1（b）是例示有關第1實施方式的半導體裝置的結構的示意圖。

圖2是例示半導體裝置的特性的圖。

圖3是例示恒常開啟狀態下的空穴的流動的示意剖視圖。

圖4是例示短路狀態下的空穴的流動的示意剖視圖。

圖5是例示短路狀態下的電場分布的圖。

圖6是例示高濃度區域的寬度與空穴的最大密度的關系的圖。

圖7（a）～圖7（c）是例示半導體裝置的制造方法的示意剖視圖。

圖8（a）～圖8（c）是例示半導體裝置的制造方法的示意剖視圖。

圖9是例示有關第2實施方式的半導體裝置的示意剖視圖。

圖10是例示有關第3實施方式的半導體裝置的示意剖視圖。

圖11是例示有關第4實施方式的半導體裝置的示意剖視圖。

具體實施方式

以下，基于附圖說明本發明的實施方式。在以下的說明中，對相同的部件賦予相同的標號，關于說明了一次的部件適當省略其說明。

另外，在以下的說明中，n⁺、n、n^－及p⁺、p、p^－的表述表示各導電型的雜質濃度的相對的高低。即，n⁺表示與n相比n型的雜質濃度相對較高，n^－表示與n相比n型的雜質濃度相對較低。此外，p⁺表示與p相比p型的雜質濃度相對較高，p^－表示與p相比p型的雜質濃度相對較低。

此外，在以下的說明中，作為一例而舉出設第1導電型為n型、設第2導電型為p型的具體例。

（第1實施方式）

圖1（a）及圖1（b）是例示有關第1實施方式的半導體裝置的結構的示意圖。