[發明專利]一種抗EMI LIN總線信號驅動器

有效

• 申請號: 201310732400.7
• 申請日: 2013-12-26
• 公開（公告）號: CN103684398A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 張正民;李建朋;金星;寧振球;俞躍輝
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K17/16;H03K19/0175
• 代理公司: 上海光華專利事務所 31219
• 代理人: 余明偉

1.一種抗EMI?LIN總線信號驅動器，其特征在于，包括：連接一信號輸入端用以通過沖放電電流控制所述信號輸入端輸入的信號斜率的斜率控制單元，連接所述斜率控制單元的軌到軌輸出緩沖單元，連接所述斜率控制單元及軌到軌輸出緩沖單元的跨導放大單元，以及連接所述跨導放大單元的驅動輸出單元，其中，所述軌到軌輸出緩沖單元用于將所述控制斜率控制單元輸出的斜率信號與所述跨導放大器間進行隔離，所述跨導放大單元用于檢測所述驅動輸出單元輸入端的電壓并通過負反饋實現所述驅動輸出單元輸入端信號的強跟隨性能。

2.根據權利要求1所述的抗EMI?LIN總線信號驅動器，其特征在于：所述斜率控制單元包括晶體管M1，晶體管P1，第一偏置電流源Ibias0，第二偏置電流源Ibias1，以及電容C1，其中，所述信號輸入端分別連接所述晶體管M1及晶體管P1的柵極，所述第一偏置電流源Ibias0連接于所述晶體管P1的源極和電源Vcc之間，所述第二偏置電流源Ibias1連接于所述晶體管M1的源極和地之間，所述晶體管M1及晶體管P1的漏極分別連接所述電容C1的第一端，所述電容C1的第二端連接電源Vcc，其中，第一偏置電流源Ibias0等于第二偏置電流源Ibias1，所述斜率控制單元通過控制電容C1的充放電電流以控制所述信號輸入端輸入的信號斜率。

3.根據權利要求1所述的抗EMI?LIN總線信號驅動器，其特征在于：所述軌到軌輸出緩沖單元包括軌到軌輸入輸入輸出模擬緩沖器。

4.根據權利要求2所述的抗EMI?LIN總線信號驅動器，其特征在于：所述軌到軌輸出緩沖單元包括軌到軌運算放大器，所述軌到軌運算放大器的正相輸入端連接所述電容C1的第一端及所述晶體管M1及晶體管P1的漏極，所述軌到軌運算放大器的反相輸入端連接其輸出端。

5.根據權利要求4所述的抗EMI?LIN總線信號驅動器，其特征在于：所述跨導放大單元包括跨導運算放大器及晶體管P2，其中，所述跨導運算放大器的反相輸入端連接所述軌到軌運算放大器的輸出端，所述跨導運算放大器的正相輸入端連接所述晶體管P2的漏極，所述跨導運算放大器的輸出端連接所述晶體管P2的柵極，所述晶體管P2的源極連接所述電容C1的第二端及電源Vcc。

6.根據權利要求4所述的抗EMI?LIN總線信號驅動器，其特征在于：所述跨導放大單元包括跨導運算放大器，晶體管P2以及晶體管M3，其中，所述跨導運算放大器的反相輸入端連接所述軌到軌運算放大器的輸出端，所述跨導運算放大器的正相輸入端連接所述晶體管P2的漏極，所述跨導運算放大器的輸出端連接所述晶體管P2的柵極，所述晶體管P2的源極連接所述電容C1的第二端及電源Vcc，所述晶體管M3的柵極連接所述跨導運算放大器的輸出端以及所述晶體管P2的柵極，所述晶體管M3的漏極連接所述跨導運算放大器的正相輸入端以及所述晶體管P2的漏極，所述晶體管M3的源極接地。

7.根據權利要求5或6所述的抗EMI?LIN總線信號驅動器，其特征在于：所述跨導運算放大器為低輸入阻抗的跨導運算放大器。

8.根據權利要求5或6所述的抗EMI?LIN總線信號驅動器，其特征在于：所述驅動輸出單元包括晶體管M2，第一二極管D1，第二二極管D2，以及上拉電阻R1，其中，所述上拉電阻R1串聯在電源VS與所述第二二極管D2的正極之間，所述第二二極管D2的負極連接所述第一二極管D1的正極，所述第一二極管D1的負極連接所述晶體管M2的漏極，所述晶體管M2的源極接地，所述晶體管M2的柵極連接所述晶體管P2的漏極，所述第二二極管D2的負極和第一二極管D1的正極連接所述驅動輸出單元的信號輸出端。