[發明專利]一種高壓電路版圖設計結構

有效

• 申請號: 201310731449.0
• 申請日: 2013-12-26
• 公開（公告）號: CN103700658A
• 公開（公告）日: 2014-04-02
• 發明（設計）人: 約瑟夫俄依恩扎
• 申請（專利權）人: 成都芯源系統有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/06
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王波波

技術領域

本發明涉及一種集成電路，更具體地說，本發明涉及一種高壓電路版圖設計結構。

背景技術

集成電路和集成器件被廣泛應用在現代電子電路中。高壓集成電路(如高端門極驅動器、高端功率開關管、離線傳感器、電平移位器等等)具有浮(floating)的結構。通常，這些高壓電路被放置在一個阱內，并作為公共的參考節點。

但是在某些時候，共享一個阱不大可行。如果高壓電路間沒有被適當地彼此隔離，可能發生某些寄生器件(如少子注入)的相互干擾。這將導致低效參數故障，甚至可能破壞鎖定。

在某些情況下，高壓浮電路被彼此隔離，以消除鄰近電路間的相互干擾。但這些阱之間的相對電勢需要彼此相互跟隨。

發明內容

因此本發明的目的在于解決現有技術的上述技術問題，提出一種改進的高壓電路版圖設計結構。

根據上述目的，本發明提出了一種高壓電路版圖設計結構，包括：P型襯底；形成在所述P型襯底上的第一N型阱、第二N型阱和第三N型阱；形成在所述P型襯底上具有第一寬度的第一P型阱，所述第一P型阱形成在第一N型阱和第二N型阱之間，所述第一寬度取決于第一N型阱和第二N型阱間的穿通電壓；形成在所述P型襯底上具有第二寬度的第二P型阱，所述第二P型阱形成在第二N型阱和第三N型阱之間，所述第二寬度取決于第二N型阱和第三N型阱間的穿通電壓。

根據本發明的實施例，其中每個N型阱經由N型掩埋層耦接至所述P型襯底。

根據本發明的實施例，其中所述高壓電路版圖設計結構還包括：形成在第一N型阱上但不與第一N型阱直接連接的第一高板多晶硅電阻；形成在第二N型阱上但不與第二N型阱直接連接的第二高板多晶硅電阻；以及形成在第三N型阱上但不與第三N型阱直接連接的第三高板多晶硅電阻。

根據本發明的實施例，其中所述高壓電路版圖設計結構還包括：鄰近第一N型阱的N型漂移區；附著于所述N型漂移區的N型阱；以及一系列設置在第一N型阱和漂移區的邊沿的重摻雜N型區、接觸點以及第一金屬層。

根據本發明的實施例，其中所述高壓電路版圖設計結構還包括：形成在第一N型阱內的第三P型阱和第四N型阱，所述第三P型阱和第四N型阱具有油炸圈形狀。

根據本發明的實施例，其中所述高壓電路版圖設計結構還包括：與第一N型阱和第二N型阱接觸的金屬層，以形成第一肖特基二極管和第二肖特基二極管。

根據本發明的實施例，其中第三N型阱被第二N型阱環繞。

根據本發明的實施例，其中第二N型阱和第三N型阱形成在第一N型阱內。

根據本發明的實施例，其中所述高壓電路版圖設計結構還包括：形成在第二N型阱上的焊盤入口，以使所述高壓電路版圖設計結構耦接至外部。

根據本發明的實施例，其中所述第一P型阱具有耦接至第一肖特基二極管陽極和第二肖特基二極管陽極的的重摻雜P型區，以形成歐姆接觸。

根據本發明各方面的上述高壓電路版圖設計結構實現了高壓電路間的阱間隔離和各高壓阱間的電壓跟蹤。

附圖說明

圖1示意性地示出了根據本發明一實施例的高壓電路版圖設計結構100的剖面圖；

圖2示意性地示出了根據本發明另一實施例的高壓電路版圖設計結構200的剖面圖；

圖3示意性地示出了根據本發明一實施例的圖1和圖2所示高壓電路版圖設計結構中阱間耗盡層的夾斷效應圖；

圖4示意性地示出了用高板多晶硅電阻來檢測未知電壓源的電壓檢測電路圖；

圖5示意性地示出了根據本發明一實施例的圖1所示高壓電路版圖設計結構的俯視圖；

圖6示意性地示出了根據本發明又一實施例的圖1所示高壓電路版圖設計結構的俯視圖；

圖7示意性地示出了根據本發明又一實施例的圖1所示高壓電路版圖設計結構的俯視圖；

圖8示意性地示出了根據本發明又一實施例的形成在P型襯底上的高壓電路版圖設計結構的剖視圖。

具體實施方式

下面將詳細描述本發明的具體實施例，應當注意，這里描述的實施例只用于舉例說明，并不用于限制本發明。在以下描述中，為了提供對本發明的透徹理解，闡述了大量特定細節。然而，對于本領域普通技術人員顯而易見的是：不必采用這些特定細節來實行本發明。在其他實例中，為了避免混淆本發明，未具體描述公知的電路、材料或方法。