[發明專利]一種處理器模塊及電子設備

有效

• 申請號: 201310729183.6
• 申請日: 2013-12-25
• 公開（公告）號: CN103713954B
• 公開（公告）日: 2017-07-14
• 發明（設計）人: 盧曉博;李中華
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F9/50
• 分類號: G06F9/50
• 代理公司: 北京弘權知識產權代理事務所(普通合伙)11363
• 代理人: 竇曉慧,許偉群

技術領域

本發明涉及通信領域，尤其涉及一種處理器模塊及電子設備。

背景技術

目前，電子設備中的處理器在處理需要訪問內存的業務時，不同業務往往有不同的處理需求，例如業務A對延時極其敏感，但對帶寬要求不高；業務B對延時無要求，但對帶寬要求極高，等等。這種不同業務的不同需求導致處理器通過總線訪問內存時，面臨諸多挑戰。

現有技術中，不管電子設備中包括的是單核處理器還是多核處理器，一般都通過提高處理器的處理頻率的方法來滿足不同業務的不同需求，但是這種方法會增加處理器芯片尤其會增加多核處理器芯片的面積和功耗。

發明內容

本發明實施例中提供了一種處理器模塊及電子設備，能夠在不增加處理器芯片的面積和功耗的情況下，滿足不同業務的不同需求。

第一方面，提供一種處理器模塊，包括：至少一個處理器、內存以及地址過濾器；按照內存地址，所述內存被劃分成至少兩個內存地址段；其中，

所述地址過濾器與所述內存通過至少兩條通路連接，其中一條通路為總線，其他通路為直連通路，每一個所述內存地址段對應一條所述通路；

所述處理器，用于在第一業務的處理中需要使用內存時，根據預先設置的業務和內存地址段的對應關系為所述第一業務的第一業務數據確定其對應的內存地址段，并在所述內存地址段中確定相應的內存地址，將所述第一業務數據及其內存地址發送至地址過濾器；

所述地址過濾器，用于確定所述第一業務數據的內存地址所屬的內存地址段，通過確定的所述內存地址段所對應的通路將所述第一業務數據及其內存地址發送給所述內存；

所述內存，用于按照所述內存地址存儲所述第一業務數據。

結合第一方面，在第一方面第一種可能的實現方式中，所述地址過濾器包括：至少一層地址子過濾器，每一層地址子過濾器包括至少一個地址子過濾器；其中，

位于第一層的每個地址子過濾器與至少一個所述處理器連接，且，與內存或者位于自身下一層的地址子過濾器通過通路連接；每一條通路對應至少一個內存地址段，每一內存地址段對應至少一條通路；

位于非第一層的每個地址子過濾器與上一層的地址子過濾器連接，且，與內存或者位于自身下一層的地址子過濾器通過通路連接；每一條通路對應至少一個內存地址段；

位于最后一層的每個地址子過濾器與上一層的地址子過濾器連接，且，與內存通過通路連接；每一條通路對應至少一個內存地址段；

至少一個地址子過濾器與內存連接的通路為總線；

每一層的地址子過濾器用于：確定第一業務數據的內存地址所屬內存地址段，通過確定的所述內存地址段所對應的通路將所述第一業務數據發送至該通路所連接的內存或者下一層的地址子過濾器。

結合第一方面，在第一方面第二種可能的實現方式中，所述處理器模塊還包括：至少一個寄存器集合，每一業務對應一個寄存器集合；其中，

所述地址過濾器與每個寄存器集合通過直連通路或者總線連接；

每個所述處理器，還用于在第二業務處理中需要使用寄存器時，從所述第二業務對應的寄存器集合中為所述第二業務的第二業務數據確定寄存器地址，將所述業務數據及其寄存器地址發送至地址過濾器；

所述地址過濾器，還用于確定所述第二業務數據的寄存器地址所屬寄存器集合，通過確定的所述寄存器集合所對應的通路將所述第二業務數據發送給寄存器地址所屬寄存器集合；

所述寄存器地址所屬寄存器集合，用于按照所述寄存器地址存儲所述第二業務數據。

結合第一方面第二種可能的實現方式，在第一方面第三種可能的實現方式中，所述地址過濾器包括：至少一層地址子過濾器，每一層地址子過濾器包括至少一個地址子過濾器；其中，

位于第一層的每個地址子過濾器與至少一個所述處理器連接，且，與內存、寄存器集合、或者位于自身下一層的地址子過濾器通過通路連接；每一個內存地址段對應至少一條通路，每一個寄存器集合對應至少一條通路，每一條通路對應至少一個內存地址段或者寄存器集合；

位于非第一層的每個地址子過濾器與上一層的地址子過濾器連接，且，與內存、寄存器集合或者位于自身下一層的地址子過濾器通過通路連接；每一條通路對應至少一個內存地址段或者寄存器集合；

位于最后一層的每個地址子過濾器與上一層的地址子過濾器連接，且，與內存或者寄存器集合通過通路連接；每一條通路對應至少一個內存地址段或者寄存器集合；

至少一個地址子過濾器與內存或者寄存器集合連接的通路為總線；