[發明專利]數據傳送電路和包括數據傳送電路的存儲器

有效

• 申請號: 201310729096.0
• 申請日: 2013-12-25
• 公開（公告）號: CN104217755B
• 公開（公告）日: 2019-11-08
• 發明（設計）人: 林相吾
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 毋二省;俞波

一種數據傳送電路，包括：多個第一線；第二線，適用于從所述第一線之中選中的第一線接收數據；第三線，適用于將數據傳送至所述第一線之中選中的第一線；多個驅動單元，每個驅動單元適用于在第一操作中基于來自對應的第一線的數據來驅動所述第二線；以及多個連接單元，每個連接單元適用于在第二操作中在所述對應的第一線被選中時將第三線耦接到所述對應的第一線。

相關申請的交叉引用

本申請要求2013年5月31日向韓國知識產權局提交的申請號為10-2013-0062397的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明的示例性實施方式涉及一種集成電路設計，且更具體而言，涉及一種數據傳送電路。

背景技術

非易失性存儲器是即使在斷電時也可以保持其中所存儲的數據的數據儲存裝置。例如，通過利用以下特性來將數據存儲在非易失性存儲器(例如，快閃存儲器)中：通過控制保持在浮柵的導帶中的電荷量來改變存儲器單元的閾值電壓。

編程脈沖被施加給浮柵，導致存儲器單元的閾值電壓升高。根據存儲在存儲器單元中的數據的值使用編程脈沖來改變存儲器單元的閾值電壓。存儲相同數據的存儲器單元的閾值電壓并非具有一個值，即，閾值電壓在不確定的范圍內形成了一個分布。

同時，非易失性存儲器中的多個存儲器單元分別電耦接到與多個存儲器單元對應的位線。位線分別電耦接到與位線對應的頁緩沖器。每個頁緩沖器在預定的電壓電平驅動對應的位線以執行針對選中的存儲器單元的寫入操作，或者檢測對應的位線的電壓以輸出檢測的值來針對選中的存儲器單元執行讀取操作。每個頁緩沖器包括一個或多個鎖存器，用于存儲要被驅動至具有預定電壓的位線的輸入數據或要輸出的檢測數據。

在頁緩沖器中所包括的一個或多個鎖存器中，高速緩存鎖存器在讀取操作中存儲檢測到的數據，并根據存儲的值來驅動用于將數據傳遞到外部的數據線。此后，參見圖1，將針對存儲在頁緩沖器的高速緩存鎖存器中的數據被傳送至外部的過程提供描述。

圖1是示出常規存儲器的電路圖。

如圖1所示，存儲器包括多個頁緩沖器組PG0至PGN、多個本地線L0/L0B至LN/LNB、以及全局線I0/I0B。頁緩沖器組PG0至PGN中的每個包括頁緩沖器PB0至PBM。本地線L0/L0B至LN/LNB中的每個分別對應頁緩沖器組PG0至PGN。全局線I0/I0B公共地對應于所有的本地線L0/L0B至LN/LNB并將從本地線L0/L0B至LN/LNB中選出的本地線傳送而來的數據輸出至外部。每個頁緩沖器包括高速緩存鎖存器LAT。

參考圖1，將針對其中輸出選中的頁緩沖器的數據的操作提供描述。通過傳送正數據的正線L0至LN和I0以及傳送負數據的負線L0B至LNB和I0B來傳送差分數據。

例如，頁緩沖器組PG0包括的緩沖器PB0至PBM通過多個本地開關SWB0至SWBM電耦接到與頁緩沖器PB0至PBM對應的本地線L0/L0B。同時，本地線L0/L0B通過與本地線L0/L0B對應的組開關SWG0電耦接到全局線I0/I0B。作為參考，各個頁緩沖器組中包括的頁緩沖器PB0至PBM共享對應的本地線對。此外，組開關SWG0至SWGN分別對應于本地線L0/L0B至LN/LNB。