[發明專利]一種絕緣體上含鍺薄膜結構的制備方法

有效

• 申請號: 201310724004.X
• 申請日: 2013-12-24
• 公開（公告）號: CN103646853A
• 公開（公告）日: 2014-03-19
• 發明（設計）人: 張苗;陳達;狄增峰;葉林;王剛;郭慶磊;母志強
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/762
• 代理公司: 上海光華專利事務所 31219
• 代理人: 李儀萍

技術領域

本發明屬于半導體制造領域，涉及一種絕緣體上含鍺薄膜結構的制備方法。

背景技術

SOI(Silicon-On-Insulator，絕緣襯底上的硅)技術是在頂層硅和背襯底之間引入了一層埋氧化層。通過在絕緣體上形成半導體薄膜，SOI材料具有了體硅所無法比擬的優點：可以實現集成電路中元器件的介質隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應小及特別適用于低壓低功耗電路等優勢，因此可以說SOI將有可能成為深亞微米的低壓、低功耗集成電路的主流技術。但是，根據國際半導體產業發展藍圖(ITRS2009)的規劃，集成電路已經逐步從微電子時代發展到了微納米電子時代，現有的體硅材料和工藝正接近它們的物理極限，遇到了嚴峻的挑戰。

從材料角度來說，我們需要從傳統的單晶硅材料拓展到新一代硅基材料。SiGe材料由于其高遷移率和可以作為其他材料的虛擬襯底而受到廣泛關注。SGOI(Silicon?Germanium?On?Insulater，絕緣層上鍺硅)結合了SiGe和SOI的優點，為研發新型的超高速、低功耗、抗輻射、高集成度硅基器件和芯片提供一種新的解決方案，在光電集成、系統級芯片等方面也有著重要的應用前景。而絕緣體上鍺(GOI)是高端硅基襯底材料領域的一項最新開發成果，它對高性能CMOS?IC以及光電探測器和太陽能電池都具有十分重要的意義。能用作光電探測器GOI（鍺吸收850nm波長的光的效率是硅的70倍），而且也能用來制作高速晶體管。基于鍺材料的晶體管的轉換速度能比硅的大3到4倍。由于鍺金屬能提高材料的電子遷移率，在未來的高速邏輯IC應用上，鍺材料遠景看好。GOI用作制造高速光電探測器（運行在30GHz），這使其理論上適用于探測速度大于50Gb/sec的信號，使芯片上的光互連更接近現實。

在傳統鍺濃縮工藝制備SGOI或GOI的過程中，應力釋放主要發生在SOI頂層Si和外延SiGe的界面，導致穿透位錯密度很高，嚴重影響了最終SGOI或GOI的質量和后期器件的性能。從穿透位錯的形成機理上來講，是由于濃縮開始時SiGe/Si界面的失配位錯下降到SGOI/BOX界面，進一步濃縮，失配位錯向上穿透形成了穿透位錯。

因此，提供一種新的絕緣體上含鍺薄膜結構的制備方法以獲得高質量的SGOI結構或GOI結構實屬必要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種絕緣體上含鍺薄膜結構的制備方法，用于解決現有技術中制備的絕緣體上含鍺薄膜結構的制備方法中穿透位錯密度高、質量不好的問題。

為實現上述目的及其他相關目的，本發明提供一種絕緣體上含鍺薄膜結構的制備方法，至少包括以下步驟：

S1：提供一自下而上依次包括背襯底、埋氧層及預設應變程度的張應變頂層硅的sSOI襯底，在所述張應變頂層硅表面外延生長一預設Ge組分的單晶SiGe薄膜；所述張應變頂層硅的晶格長度與所述單晶SiGe薄膜的晶格長度相等；

S2：在所述單晶SiGe薄膜表面形成一Si帽層；

S3：將步驟S2獲得的結構進行鍺濃縮，形成自下而上依次包含有背襯底、埋氧層、含鍺薄膜及SiO₂層的疊層結構；

S4：腐蝕掉所述疊層結構表面的SiO₂層以得到絕緣體上含鍺薄膜結構。

可選地，所述含鍺薄膜為Ge組分大于50%的SiGe薄膜或純鍺薄膜。

可選地，于所述步驟S1中，所述單晶SiGe薄膜中Ge的組分小于40%。

可選地，于所述步驟S1中，所述張應變頂層硅為0.8%張應變硅，所述單晶SiGe薄膜為Si_0.83Ge_0.17薄膜。

可選地，于所述步驟S1中，所述單晶SiGe薄膜的厚度范圍是50～200nm。

可選地，于所述步驟S3中，鍺濃縮的步驟包括：

S3-1：將步驟S2獲得的結構首先在第一預設溫度的含氧氣氛下中氧化第一預設時間，然后在第一預設溫度的氮氣氣氛中保持第二預設時間；

S3-2：重復步驟S3-1若干次直至所述單晶SiGe薄膜中的Ge組分達到55～65%；

S3-3：將溫度下降至第二預設溫度，并將步驟S3-2獲得的結構首先在所述第二預設溫度的含氧氣氛下氧化第三預設時間，然后在所述第二預設溫度的氮氣氣氛中保持第四預設時間；