[發明專利]一種利用單片SRAM實現視頻數據同步實時處理的系統

有效

• 申請號: 201310723459.X
• 申請日: 2013-12-24
• 公開（公告）號: CN103685961B
• 公開（公告）日: 2017-01-25
• 發明（設計）人: 任侃;劉恒建;韓魯;劉琳;陸愷立;顧國華;錢惟賢
• 申請（專利權）人: 南京理工大學
• 主分類號: H04N5/232
• 分類號: H04N5/232;H04N5/341
• 代理公司: 南京理工大學專利中心32203
• 代理人: 朱顯國

技術領域

本發明屬于圖像處理的技術領域，具體涉及一種利用單片SRAM實現視頻數據同步實時處理的系統。

背景技術

目標搜索跟蹤系統中，由CCD采集目標視頻，對視頻進行圖像處理，提取到目標。圖像處理是整個跟蹤系統中最重要的部分，能否實時高效的處理好視頻圖像是整個跟蹤系統能否實用的關鍵。近年來，對目標跟蹤系統的研究越來越多，為提高目標跟蹤系統的實時性，算法的硬件化成為了一種主流的方式。而一般的圖像數據都很大，單純的使用FPGA的內部資源是遠遠不夠的，而SRAM擁有較大的存儲空間。2007年，康艷霞等人提出了用兩片SRAM實現數據的乒乓緩存設計(康艷霞,劍中.實時視頻處理系統中乒乓緩存的設計.彈箭與制導學報.2007.27(4):218-221)，用兩片SRAM完成乒乓緩存，雖然實現起來簡單，并且實時性也很好，但是卻造成了片外資源的浪費。

發明內容

本發明提供一種利用單片SRAM實現視頻數據同步實時處理的系統，可以節省FPGA上的片外資源，并實現視頻的實時處理。

為了解決上述技術問題，本發明提供一種利用單片SRAM實現視頻數據同步實時處理的系統，包括數據模塊、數據延遲模塊、第一時鐘轉換模塊、數據存取模塊和第二時鐘轉換模塊；數據模塊同時與數據延遲模塊和第一時鐘轉換模塊相連，第一時鐘轉換模塊、數據存取模塊和第二時鐘轉換模塊依次相連；所述數據模塊利用AD芯片將CCD采集的模擬圖像數據轉化為數字圖像數據；所述數據延遲模塊利用同步fifo完成當前幀圖像數據的延遲，使當前幀圖像與前一幀圖像保持同步；所述第一時鐘轉換模塊利用異步fifo將低頻率圖像數據轉換為高頻率圖像數據，完成時鐘轉換；所述數據存取模塊利用單片SRAM實現圖像數據的存取，其中，SRAM分為兩個存儲區，即第一存儲區和第二存儲區，第一存儲區存儲奇數幀的圖像數據，第二存儲區存儲偶數幀的圖像數據；所述第二時鐘轉換模塊利用異步fifo將高頻率圖像數據轉換為低頻率圖像數據，完成時鐘轉換。

本發明與現有技術相比，其顯著優點在于，（1）本發明運用FPGA實現數據的采集和處理能夠有效的提高運算速度可實現圖像數據的實時處理；（2）本發明采用一片SRAM完成圖像數據的乒乓操作，有效的節省了FPGA處理板上的片外資源，為后續算法的實現提供了更多的資源，可用FPGA實現更復雜的算法。

附圖說明

圖1是本發明一種實施本發明的FPGA處理系統。

圖2是本發明一種利用單片SRAM實現視頻數據同步實時處理的系統框圖。

具體實施方式

如圖2所示，一種利用單片SRAM實現視頻數據同步實時處理的系統，包括數據模塊、數據延遲模塊、第一時鐘轉換模塊、數據存取模塊和第二時鐘轉換模塊；數據模塊同時與數據延遲模塊和第一時鐘轉換模塊相連，第一時鐘轉換模塊、數據存取模塊和第二時鐘轉換模塊依次相連；

所述數據模塊利用AD芯片將CCD采集的模擬圖像數據轉化為數字圖像數據；

所述數據延遲模塊利用同步fifo完成當前幀圖像數據的延遲，使當前幀圖像與前一幀圖像保持同步；

所述第一時鐘轉換模塊利用異步fifo將低頻率圖像數據轉換為高頻率圖像數據，完成時鐘轉換；

所述數據存取模塊利用單片SRAM實現圖像數據的存取，其中，根據SRAM的地址，可以將SRAM分為兩個存儲區，即第一存儲區和第二存儲區，第一存儲區存儲奇數幀的圖像數據，第二存儲區存儲偶數幀的圖像數據；

所述第二時鐘轉換模塊利用異步fifo將高頻率圖像數據轉換為低頻率圖像數據，完成時鐘轉換。

本發明工作過程為：數據模塊從CCD相機中獲取模擬圖像數據，然后將模擬圖像轉換為數字圖像數據后將數字圖像當前幀的數據同時輸入到數據延遲模塊和第一時鐘轉換模塊；數據延遲模塊接收到當前幀數據后進行延遲處理，輸出后供后端處理；第一時鐘轉換模塊收到當前幀數據后進行時鐘轉換，將低頻率圖像數據轉換為高頻率圖像數據，并將數據發送給數據存取模塊；數據存取模塊接收到當前幀數據后將數據存儲到SRAM中進行乒乓操作，并將前一幀圖像的數據發送到第二時鐘轉換模塊；第二時鐘轉換模塊收前一幀圖像的數據后進行時鐘轉換,將高頻率圖像數據轉換為低頻率圖像數據后輸出前一幀圖像的數據；數據延遲模塊輸出的當前幀圖像數據與第二時鐘模塊輸出的前一幀圖像的數據共同構成圖像序列的前后兩幀圖像。