[發明專利]一種基于溫度補償的SRAM靈敏放大器

無效

• 申請號: 201310723040.4
• 申請日: 2013-12-25
• 公開（公告）號: CN103745743A
• 公開（公告）日: 2014-04-23
• 發明（設計）人: 翁宇飛;李二亮;張其笑;李有忠;王子歐
• 申請（專利權）人: 蘇州寬溫電子科技有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及集成電路領域，具體涉及一種基于溫度補償的SRAM靈敏放大器。?

背景技術

近年來，存儲器的使用量在逐年增加，其中，靜態隨機存儲器（SRAM）因為其較快的速度和簡單的設計等優點，得到了大量而廣泛的應用。SRAM單元有多種架構，但是比較常見的是由6個晶體管構成的6T存儲單元，該存儲單元結構是由兩個反相器首尾相連以形成鎖存器。只要有能量持續供給器件，橫向交叉連接的反相器將一直維持存儲的數據，而不需要通過被刷新來保持數據。?

每個6T架構SRAM存儲單元都連有一根字線，以及相位相反的兩根位線。兩根位線連接在一個小信號差分靈敏放大器上。一般情況下，當SRAM進行讀操作時，兩根位線首先被預置到高電平。被選中的單元所連的字線電壓上升到激活電平，該單元的傳輸管被激活。此時，其中一條位線開始放電，電平下降。于是，兩根位線便會產生一個小信號差分電壓差。靈敏放大器可以迅速的確定位線上的值并且提供完全邏輯電平輸出。因為位線上可以被正確地感應到的差分電壓差僅為幾百甚至幾十毫伏，所以不必將SRAM讀取周期延長至將位線對中的較低的位線完全放電所需的全部時間，即合理控制靈敏放大器通斷，既可以加快讀取速度也可以減小功耗。然而，隨著SRAM溫度的變化，會導致SRAM存儲單元漏電流的變化，當漏電流過大時，將會導致兩條位線的電壓差下降速度變得緩慢，使得靈敏放大器因為打開時間不夠充足，而造成讀錯誤。?

因此，SRAM陣列應該包括靈敏放大器跟蹤電路，而該電路可以根據SRAM存儲單元的漏電流的大小來控制靈敏放大器打開時間的長短。這樣才能保證SRAM的性能和安全性。傳統的SRAM跟蹤方案如圖1所示，包括SRAM陣列，一個跟蹤時鐘發生器，一個跟蹤行，一個dummy?cell，一個跟蹤列，一個dummy讀出放大器。其中dummy?cell是一個特殊的存儲單元，可存儲預先設定的邏輯狀態。由跟蹤時鐘發生器發送一個內部時鐘信號，以啟動穿過跟蹤行的TWL上的跟蹤字信號，跟蹤行時間延遲，傳輸到dummy?cell時，由dummy?cell啟動穿過跟蹤列的TBL上的跟蹤位信號，跟蹤列時間延遲，由特定讀出放大器dummy?SA讀出，且dummy?SA發送一個復位信號給跟蹤始終發生器，表示本次讀操作跟蹤過程結束。?

與傳統跟蹤方案類似，專利CN?102637452?A提出了一種用于存儲器的跟蹤方案，并公開了具有用于讀取跟蹤電路的存儲器。專利CN?102800355?A提出了SRAM定時單元裝置和方法，該裝置包括多個字線，每個字線都沿著其中一行與存儲器單元連接，另外，與現有技術中并行設置的跟蹤單元相反，該方案中的跟蹤單元不需要對準位線或置于與位線對應的位置上，并且可以使用任意數量的跟蹤單元，因此，對于全局進程變量和局部進程變量達到更好的敏感性。但是上述方案中，并沒有考慮到溫度變化對SRAM存儲單元漏電流的影響，從而產生對靈敏放大器的影響，導致讀操作的讀出結果出錯。?

有鑒于此，有必要提出一種改進的SRAM靈敏放大器的跟蹤電路，來保證在溫度變化時，漏電流較大的情況下，SRAM讀操作的準確性。?

發明內容

本發明的目的在于克服現有技術存在的問題，提供一種基于溫度補償的SRAM靈敏放大器，主要是解決溫度波動造成靈敏放大器deltav變化，影響到不同溫度下的SRAM良率。?

為實現上述技術目的，達到上述技術效果，本發明通過以下技術方案實現：?

一種基于溫度補償的SRAM靈敏放大器，包括一個電流鏡電路，N個Dummy?leakage?NMOS且N=1,2,3，…，一個放電電路SINK和一個時序控制電路FSM?logic電路，所述電流鏡電路由晶體管?和晶體管，所述晶體管的漏極與所述N個Dummy?leakage?NMOS連接，所述晶體管漏極通過時序追蹤位線DBL與所述時序控制電路FSM?logic電路連接，所述時序控制電路FSM?logic電路與靈敏放大器SA連接，所述放電電路SINK連接在所述時序追蹤位線DBL上，所述放電電路SINK還與追蹤字線DWL連接，所述追蹤字線DWL與字線WL連接，所述字線WL上接有存儲單元cell，所述存儲單元cell通過一對位線BL和BLB連接在所述靈敏放大器SA上。

進一步的，所述N個Dummy?leakage?NMOS用于模擬同一位線上的N個處于空閑狀態的存儲單元，且所述每個NMOS的柵極和源極都接地，所述放電電路SINK可以為NMOS電路或用存儲單元構成。?

本發明的有益效果:?