[發明專利]一種坐標旋轉數字處理器

有效

• 申請號: 201310722234.2
• 申請日: 2013-12-24
• 公開（公告）號: CN103713877B
• 公開（公告）日: 2017-06-06
• 發明（設計）人: 余建華;張仰輝;鄒世平
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F7/544
• 分類號: G06F7/544
• 代理公司: 北京弘權知識產權代理事務所(普通合伙)11363
• 代理人: 陳蕾,許偉群

1.一種坐標旋轉數字處理器，其特征在于，包括初始層和至少一個迭代層；

所述初始層包括：第一數據選擇器、第二數據選擇器、第一選擇加法器、第二選擇加法器、第三選擇加法器、第一寄存器、第二寄存器和第三寄存器；

其中，所述第一數據選擇器的第一輸入端接第一角度，其第二輸入端接第二角度，其控制端接模式選擇信號；

所述第二數據選擇器的第一輸入端接所述第一數據選擇器的輸出端，其第二輸入端接第一常量，其控制端接模式選擇信號；

所述第一選擇加法器的第一輸入端接第一常量，其第二輸入端接第二常量，其第三輸入端接所述第二數據選擇器的輸出端，其輸出端接所述第一寄存器的輸入端；所述第一寄存器的輸出端作為所述初始層的第一輸出端；

所述第二選擇加法器的第一輸入端接第二常量，其第二輸入端接第一常量，其第三輸入端接所述第二數據選擇器的輸出端，其輸出端接所述第二寄存器的輸入端；所述第二寄存器的輸出端作為所述初始層的第二輸出端；

所述第三選擇加法器的第一輸入端接所述第一數據選擇器的輸出端，其第二輸入端接第三角度，其第三輸入端接所述第二數據選擇器的輸出端，其輸出端接所述第三寄存器的輸入端；所述第三寄存器的輸出端作為所述初始層的第三輸出端；

第i個迭代層包括：第一移位器、第二移位器、第三數據選擇器、第四選擇加法器、第五選擇加法器、第六選擇加法器、第四寄存器、第五寄存器和第六寄存器；

其中，所述第三數據選擇器的第一輸入端接上一層的第一輸出端，其第二輸入端接所述上一層的第三輸出端，其控制端接模式選擇信號；

所述第一移位器的輸入端接所述上一層的第二輸出端，其輸出端接所述第四選擇加法器的第二輸入端；所述第二移位器的輸入端接所述上一層的第一輸出端，其輸出端接所述第五選擇加法器的第二輸入端；

所述第四選擇加法器的第一輸入端接所述上一層的第一輸出端，其第二輸入端接所述第一移位器的輸出端，其第三輸入端接所述第三數據選擇器的輸出端，其輸出端接所述第四寄存器的輸入端；所述第四寄存器的輸出端作為所述第i個迭代層的第一輸出端；

所述第五選擇加法器的第一輸入端接所述上一層的第二輸出端，其第二輸入端接所述第二移位器的輸出端，其第三輸入端接所述第三數據選擇器的輸出端，其輸出端接所述第五寄存器的輸入端；所述第五寄存器的輸出端作為所述第i個迭代層的第二輸出端；

所述第六選擇加法器的第一輸入端接所述上一層的第三輸出端，其第二輸入端接第四角度，其第三輸入端接所述第三數據選擇器的輸出端，其輸出端接所述第六寄存器的輸入端；所述第六寄存器的輸出端作為所述第i個迭代層的第三輸出端。

2.根據權利要求1所述的坐標旋轉數字處理器，其特征在于，

當所述模式選擇信號為第一取值時，所述處理器實現坐標旋轉功能，將初始輸入信號旋轉所述第一角度后，得到旋轉后的輸出信號；

其中，所述初始輸入信號為x0+iy0，x0為所述第一常量，y0為所述第二常量；所述輸出信號為x(n+1)+iy(n+1)，x(n+1)為最后一個迭代層的第一輸出信號，y(n+1)為最后一個迭代層的第二輸出信號；

當所述模式選擇信號為第二取值時，所述處理器實現求解arctan的功能；

其中，cita(n+1)＝arctan(y0/x0)，cita(n+1)為最后一個迭代層的第三輸出信號。

3.根據權利要求1或2所述的坐標旋轉數字處理器，其特征在于，當所述模式選擇信號為第一取值時，所述第一數據選擇器輸出為所述第一角度；當所述模式選擇信號為第二取值時，所述第一數據選擇器輸出為所述第二角度。

4.根據權利要求3所述的坐標旋轉數字處理器，其特征在于，當所述模式選擇信號為第一取值時，所述第二數據選擇器輸出為所述第一數據選擇器的輸出；當所述模式選擇信號為第二取值時，所述第二數據選擇器輸出為第一常量。

5.根據權利要求1或2所述的坐標旋轉數字處理器，其特征在于，當所述模式選擇信號為第一取值時，所述第三數據選擇器輸出為所述上一層的第三輸出端的輸出信號；當所述模式選擇信號為第二取值時，所述第三數據選擇器輸出為所述上一層的第一輸出端的輸出信號。