[發明專利]一種基于全數字動態加速鎖定技術的PLL頻率綜合器有效
| 申請號: | 201310721724.0 | 申請日: | 2013-12-24 |
| 公開(公告)號: | CN103746692B | 公開(公告)日: | 2017-06-13 |
| 發明(設計)人: | 文武;魏慧婷;文治平;李衛民;畢波;侯訓平;段沖;焦洋 | 申請(專利權)人: | 北京時代民芯科技有限公司;北京微電子技術研究所 |
| 主分類號: | H03L7/18 | 分類號: | H03L7/18 |
| 代理公司: | 中國航天科技專利中心11009 | 代理人: | 安麗 |
| 地址: | 100076 北*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 數字 動態 加速 鎖定 技術 pll 頻率 綜合 | ||
1.一種基于全數字動態加速鎖定技術的PLL頻率綜合器,其特征在于,該頻率綜合器包括鑒頻鑒相器(10)、電流編碼控制(11)、電荷泵(12)、環路濾波器(13)、壓控振蕩器(14)、分頻器(15)、可編程定時模塊(16)、數字自動控制(17)、環路參數控制(18)和可配置寄存器(19);鑒頻鑒相器(10)對輸入參考信號Fref和反饋信號Fdiv進行頻率和相位的比較,然后輸出Up、Down兩路信號給電流編碼控制(11);可配置寄存器(19)由外部三線串口或SPI串口進行數據配置,產生串行時鐘Sclk、單位寬數據Sdata、第一多位寬數據<A:0>、第二多位寬數據<B:0>和第三多位寬數據<C:0>;其中串行時鐘Sclk和單位寬數據Sdata輸入到數字自動控制(17),第一多位寬數據<A:0>輸入到可編程定時模塊(16),第二多位寬數據<B:0>和第三多位寬數據<C:0>輸入到電流編碼控制(11);數字自動控制(17)收到可配置寄存器(19)發出的串行時鐘Sclk及單位寬數據Sdata后產生復位控制字W2和選擇控制字W7,其中復位控制字W2分別送至電流編碼控制(11)和環路參數控制(18),而復位控制字W2和選擇控制字W7同時送至可編程定時模塊(16);可編程定時模塊(16)根據可配置寄存器(19)設置的第一多位寬數據<A:0>進行計數,并輸出溢出控制字W5給數字自動控制(17);數字自動控制(17)根據W5的值改變復位控制字W2的狀態,并將復位控制字W2傳送至電流編碼控制(11)及環路參數控制(18);電流編碼控制(11)接收鑒頻鑒相器(10)送來的Up和Down兩路信號,產生不同檔位的可編程電流控制字,并對電流控制字進行二進制編碼,產生二進制控制字Up_b&Dn_b,然后將二進制控制字Up_b&Dn_b送至電荷泵(12);其中電流控制字的編程由可配置寄存器(19)送來的第二多位寬數據<B:0>或第三多位寬數據<C:0>值確定,而電流控制字的不同檔位是根據數字自動控制(17)送來的復位控制字W2的狀態確定選擇第二多位寬數據<B:0>還是第三多位寬數據<C:0>;電荷泵(12)根據電流編碼控制(11)送來的二進制控制字Up_b&Dn_b,選擇不同的充、放電電流值Cpout傳送給環路濾波器(13),環路濾波器(13)根據電荷泵(12)輸出的充、放電電流值Cpout,進行低通濾波后產生直流電壓送至壓控振蕩器(14),并按照環路參數控制(18)輸出的信號W6的狀態選擇相應的電阻值,保證PLL頻率綜合器的穩定工作,壓控振蕩器(14)根據環路濾波器(13)送來的直流電壓產生相應輸出頻率到分頻器(15);分頻器(15)對壓控振蕩器的輸出頻率進行分頻,反饋到鑒頻鑒相器(10)的反饋信號Fdiv的輸入端,形成一個環路。
2.根據權利要求1所述的一種基于全數字動態加速鎖定技術的PLL頻率綜合器,其特征在于所述數字自動控制(17)包括第一D觸發器DFF1,第二D觸發器DFF2,第三D觸發器DFF3,反相器INV及緩沖器Buffer1;所述DFF3的輸入端D接地,DFF3的時鐘CK連接參考輸入REFin,DFF3的置位端SN連接DFF1的輸出端Q,DFF3的輸出Q連接W7,DFF3的輸出端QN接DFF2的置位端SN;所述DFF2的輸入端D接地,DFF2的時鐘CK接反相器INV的輸出,INV的輸入接W5,DFF2的輸出端Q接緩沖器buffer1的輸入;所述DFF1的輸入端D和時鐘輸入端CK分別連接可配置寄存器的數據Sdata和時鐘Sclk,DFF1的清零端RN接buffer1的輸出,DFF1的輸出端Q連接W2。
3.根據權利要求1所述的一種基于全數字動態加速鎖定技術的PLL頻率綜合器,其特征在于所述可編程定時模塊(16)包括選擇器1和可編程定時器;其中選擇器1的一個輸入端D0為計數模式,另一個輸入端D1連接可配置寄存器(19)送來的第一多位寬數據<A:0>,選擇器1的控制端口SW4連接W7,選擇器1的輸出端Y連接到可編程定時器的Mode端口,當SW4為“0”時,可編程定時器開始計數工作,當SW4為“1”時,可編程定時器進行新的配置;可編程定時器的輸入端in連接參考輸入REFin,可編程定時器的輸入端reset連接W2,可編程定時器的輸出端SW1連接W5。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京時代民芯科技有限公司;北京微電子技術研究所,未經北京時代民芯科技有限公司;北京微電子技術研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310721724.0/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:有線通道信息引接設備
- 下一篇:一種鴨用添加劑





