[發明專利]一種薄膜晶體管及其制備方法、陣列基板、顯示裝置

有效

• 申請號: 201310719312.3
• 申請日: 2013-12-24
• 公開（公告）號: CN103730346A
• 公開（公告）日: 2014-04-16
• 發明（設計）人: 趙策;姜春生;袁廣才
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/786;H01L21/336
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

技術領域

本發明涉及顯示技術領域，尤其涉及一種薄膜晶體管及其制備方法、陣列基板、顯示裝置。

背景技術

隨著顯示器尺寸的不斷增大以及驅動電路頻率的不斷提高，現有的非晶硅薄膜晶體管的遷移率已經難以滿足需求。

高遷移率的薄膜晶體管（Thin?Film?Transistor，TFT）有多晶硅TFT和金屬氧化物TFT。但多晶硅TFT的均一性差，制作工藝復雜，且受到激光晶化等設備的限制，不利于大規模生產；而金屬氧化物TFT的遷移率高、均一性好、透明、制作工藝簡單，可以更好地滿足大尺寸的液晶顯示器（Liquid?Crystal?Display，簡稱LCD）、有機發光二極管顯示器（Organic?Light?Emitting?Diode，簡稱OLED）、以及高分子發光二極管顯示器（Polymer?Light?Emitting?Diode，簡稱PLED）的需求，受到了廣泛的關注。

一般情況下，對于薄膜晶體管而言，在源、漏極與半導體有源層之間的接觸表面上會產生一定的能量勢壘，從而形成接觸電阻；該能量勢壘可以阻礙載流子的運動。當界面處的能量勢壘較大，形成肖特基接觸時，便容易引起信號的損失，從而影響TFT的性能。

此外，現有的金屬氧化物TFT的制備過程中，后續工藝中在對位于所述金屬氧化物半導體有源層上方的源、漏金屬層進行刻蝕時，可能會對所述金屬氧化物半導體有源層產生損傷，從而導致TFT性能的惡化；因此，在所述金屬氧化物半導體有源層的上方還會設置刻蝕阻擋層，以防止后續的制備工藝可能對所述金屬氧化物半導體有源層產生的損傷。但刻蝕阻擋層的增加會導致TFT制備過程的復雜化，同時提高了成本。因此，在保證TFT性能的前提下，簡化制備工藝十分重要。

發明內容

本發明的實施例提供一種薄膜晶體管及其制備方法、陣列基板、顯示裝置，可解決源、漏極與半導體有源層之間的接觸電阻問題，并減少構圖工藝次數、同時降低成本。

為達到上述目的，本發明的實施例采用如下技術方案：

一方面，提供一種薄膜晶體管，包括設置在基板上的柵極、柵絕緣層、金屬氧化物半導體有源層、源極和漏極；所述金屬氧化物半導體有源層設置在所述基板與所述源極和所述漏極之間，且與所述源極和所述漏極之間的間隙對應；所述薄膜晶體管還包括與所述金屬氧化物半導體有源層同層設置且接觸的第一圖案和第二圖案；所述第一圖案與所述源極對應且直接接觸，所述第二圖案與所述漏極對應且直接接觸。其中，所述第一圖案和所述第二圖案均包括氧化銦系二元金屬氧化物，所述金屬氧化物半導體有源層包括氧化銦系多元金屬氧化物半導體，且所述氧化銦系多元金屬氧化物為在所述氧化銦系二元金屬氧化物中注入金屬摻雜離子并經退火處理后得到的金屬氧化物。

可選的，所述薄膜晶體管為底柵型；所述薄膜晶體管還包括設置在所述源極和所述漏極上方的保護層。

可選的，所述薄膜晶體管為頂柵型。

進一步可選的，所述氧化銦系二元金屬氧化物包括銦錫氧化物（Indium?Tin?Oxide，簡稱ITO）、或銦鎵氧化物（Indium?Gallium?Oxide，簡稱IGO）、或銦鋅氧化物（Indium?Zinc?Oxide，簡稱IZO）；所述金屬摻雜離子包括鋅離子（Zn²⁺）、鎵離子（Ga³⁺）、錫離子（Sn²⁺）、鋁離子（Al³⁺）、以及鉿離子（Hf⁴⁺）中的至少一種。

還提供一種陣列基板，包括上述的薄膜晶體管。

還提供一種顯示裝置，包括上述的陣列基板。

另一方面，提供一種上述薄膜晶體管的制備方法，包括在基板上形成柵極、柵絕緣層、金屬氧化物半導體有源層、源極和漏極。所述在基板上形成金屬氧化物半導體有源層包括：在基板上形成氧化銦系二元金屬氧化物圖案層，所述圖案層包括與所述源極對應的第一圖案、與所述漏極對應的第二圖案、以及與所述源極和所述漏極之間的間隙對應的第三圖案，且所述氧化銦系二元金屬氧化物圖案層與所述源極和所述漏極直接接觸；以形成在所述源極和所述漏極上方的絕緣層為阻擋層，采用離子注入技術向所述氧化銦系二元金屬氧化物圖案層注入金屬摻雜離子，并進行退火處理，將所述第三圖案的所述氧化銦系二元金屬氧化物轉化為氧化銦系多元金屬氧化物半導體，形成所述金屬氧化物半導體有源層。