[發明專利]一種環形邊界掃描裝置及方法

有效

• 申請號: 201310718369.1
• 申請日: 2013-12-23
• 公開（公告）號: CN103678068A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 張瑩;郝曉東
• 申請（專利權）人: 大唐微電子技術有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 王丹;栗若木

技術領域

本發明涉及芯片的硬件調試領域，尤其涉及一種環形邊界掃描裝置及方法。

背景技術

邊界掃描測試技術（Enhanced?Joint?Test?Action?Group，EJTAG）是標準的測試訪問端口與邊界掃描架構，常用于芯片的硬件調試。

在EJTAG硬件電路設計中，邊界掃描是一個重要的組成部分。邊界掃描是在芯片的輸入輸出端口上增加一系列移位寄存器，芯片在EJTAG調試狀態下，仿真器通過一系列移位寄存器來控制芯片工作或觀察芯片的工作狀態。其中圖1是傳統的EJTAG調試系統框圖。

在圖1中，調試系統通過計算機內的調試軟件來控制仿真器，仿真器通過接收到的調試軟件發出的指令，經過轉換發送給帶有EJTAG功能的芯片，以此來進行EJTAG調試。帶有EJTAG功能的芯片則通過執行仿真器發出的指令，把返回的數據發送給EJTAG仿真器，EJTAG仿真器進行解析，并返回到計算機內的調試軟件中進行顯示，從而完成一次EJTAG調試。

傳統的帶有EJTAG功能的芯片與仿真器的邊界鏈式的掃描電路，在每一個端口上增加一個移位寄存器，每一個移位寄存器都分別通過一個控制端來控制。當芯片正常運行時，控制端會屏蔽這些移位寄存器，用戶可以認為此時的掃描電路為透明的。當芯片處于EJTAG測試態時，各個移位寄存器被接入到整個芯片中，并通過數據的串行輸入端口，向芯片內部輸入數據及指令來控制芯片，用戶可以從數據的串行輸出端口來觀察芯片返回的各個數據，從而確定芯片的狀態。

然而，傳統的邊界鏈式掃描電路由于鏈式結構的限制，掃描鏈中各個移位寄存器均有數據，但無法自動輸出。只能在數據串行輸入端手動地輸入若干無關數據，將輸出移位寄存器中的數據移出到數據串行輸出端口，再交給仿真器解析。

因此，傳統的邊界鏈式掃描電路從系統的硬件制作來看，其增加了系統的硬件數量，也影響了系統執行時間。并且該傳統的鏈式掃描電路還存在如下缺點：指令輸入時間長，仿真器利用效率低，調試軟件實現復雜。

發明內容

本發明要解決的技術問題是：解決了對輸入/輸出移位寄存器進行統一控制調度的技術問題，進一步解決了需要對輸出移位寄存器進行手動輸入無效數據的技術問題；以并且提高了EJTAG仿真器指令轉換的速度；從而提升整個EJTG調試系統的工作精度和效率；降低了制作硬件電路的成本。

為了解決上述問題，本發明提供了一種環形邊界掃描裝置包括控制器、多個輸入移位寄存器、以及多個輸出移位寄存器，

所述控制器，用于根據統一的時鐘信號以及掃描環形控制位來判斷向外部芯片輸入的是否是輸入數據；

如果輸入的是所述輸入數據，控制器將所述輸入數據按位依次地輸出給所述輸入移位寄存器，所述輸入移位寄存器將所述輸入數據輸出給芯片，芯片將所述輸入數據進行處理獲得有效處理結果，并將所述有效處理結果發送給輸出移位寄存器；以及

控制器將無效數據按位依次的輸入至所述輸入移位寄存器中，所述輸入移位寄存器將所述無效數據輸出給芯片，芯片不處理所述無效數據直接將所述無效數據發送給輸出移位寄存器，輸出移位寄存器利用所述無效處理結果將所述輸出移位寄存器中的所述有效處理結果擠出，并發送給仿真器和/或控制器。

優選地，所述控制器至少包括：

數據串行輸出移位寄存器，用于接收所述時鐘信號；并將所述無效數據發送給數據選擇器；

數據選擇器，用于根據狀態機輸出的掃描環形控制位，來確定是選擇所述無效數據，還是選擇來自外部仿真器的所述輸入數據；

狀態機，用于根據所述時鐘信號以及所述數據控制位來生成所述掃描環形控制位來控制所述數據選擇器的輸出。

優選地，所述狀態機至少包括數據縱列和指令縱列，其中

所述數據縱列至少包括：數據移位狀態、退出鏈式數據輸入狀態、數據環連接狀態以及退出環形數據輸入狀態；

所述指令縱列至少包括：退出鏈式指令輸入狀態、指令環連接狀態以及退出環形指令輸入狀態。

優選地，當所述狀態機執行所述數據環連接狀態時，所述狀態機將所述掃描環形控制位發送給所述數據選擇器，所述數據選擇器則選擇所述無效數據并將所述無效數據發送給所述狀態機。

優選地，所述狀態機通過循環地執行所述數據移位狀態，將所述輸入數據或所述無效數據輸入至芯片中。

優選地，當所述狀態機執行所述指令環連接狀態時，所述狀態機將所述掃描環形控制位發送給所述數據選擇器，所述數據選擇器則選擇所述無效指令。