[發明專利]非標準單元庫原理圖網表生成方法在審
| 申請號: | 201310717882.9 | 申請日: | 2013-12-23 |
| 公開(公告)號: | CN104731994A | 公開(公告)日: | 2015-06-24 |
| 發明(設計)人: | 周喆;趙峰;朱紅衛;梁影 | 申請(專利權)人: | 上海華虹宏力半導體制造有限公司 |
| 主分類號: | G06F17/50 | 分類號: | G06F17/50 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 丁紀鐵 |
| 地址: | 201203 上海市浦東*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 非標準 單元 原理圖 生成 方法 | ||
技術領域
本發明涉及半導體集成電路設計領域,特別是指一種非標準單元庫原理圖網表生成方法。
背景技術
隨著半導體集成電路的結構越來越復雜,功能越來越強大,其設計的工作量也越來越大,在進行集成電路版圖設計時,傳統的搭建數字電路版圖設計主要依靠手動布局,其手動版圖布局設計流程如圖1所示,其缺點在于:設計周期長,同時得到的版圖面積較大,時序電路無法得到有效驗證等等。因此,傳統的人工設計已經不能滿足復雜集成電路的設計需要,在集成電路設計領域現已廣泛采用EDA(電子設計自動化)軟件,借助計算機強大的計算能力進行諸如自動布局布線等工作量繁重的設計任務,其設計流程如圖1中所示。圖中,進行自動布局布線版圖設計的關鍵在于需要有能支持計算機自動布局布線的網表文件,該網表文件是由原理圖生成,文件中包含了用硬件描述語言Verilog描述的原理圖中各電路邏輯門單元之間或器件或網絡的連接關系。能夠生成自動布局布線網表文件的原理圖,其中的邏輯單元是標準單元庫提供的,即標準單元庫是指包含有物理屬性、時序模型等支持自動布局布線工具的數據庫。自動布局布線網表則是指EDA工具能夠識別并進行自動處理的輸入文件。
非標準單元庫,即相對于標準單元庫而言,其不具備EDA工具能夠識別處理的器件邏輯電學特性或物理特性的屬性,利用非標準單元庫構建的原理圖,如圖2所示,圖中的元器件不是來自標準單元庫,因此輸出的網表不能支持自動布局布線,只能通過手動來進行布局布線工作,耗費大量的人力及時間。
發明內容
本發明所要解決的技術問題是提供一種非標準單元庫原理圖網表生成方法,其生成的網表能夠支持EDA軟件進行自動布局布線。
為解決上述問題,本發明所述的非標準單元庫原理圖網表生成方法,包含如下的步驟:
第1步,根據符合自動布局工藝的標準單元庫,整理出該單元庫中各數字邏輯單元,按各單元邏輯功能分類,存入數據庫A;
第2步,整理非標準單元庫原理圖,確定各單元的邏輯功能,按照數據庫A的分類方法同樣將各單元按邏輯功能分類,存入數據庫B;
第3步,執行網表文件生成程序,輸出標準單元庫網表文件。
進一步地,所述第1步中,分類時,邏輯單元包含有反相器、緩沖器、與門、或門、與非門、或非門、寄存器等各電路單元,并將其若干驅動單元等附屬單元也歸入其中。
進一步地,所述第3步中,網表文件生成程序找出數據庫B中在數據庫A中對應功能的標準邏輯單元并做相應替換,并保留原非標準單元庫原理圖中的端口連接關系,且邏輯單元間的連接關系為符合設計規則的任意連接。
本發明所述的非標準單元庫原理圖網表生成方法,將非標準單元庫進行歸類整理,找出與標準單元庫中對應的邏輯單元并進行替換,使生成的網表具備標準單元庫網表的屬性,將不支持自動布局布線的非標準單元庫原理圖轉換成能夠支持自動布局布線,減輕了手動布局布線的繁重工作量,能夠支持電路時序驗證,有效提高了版圖設計質量,降低芯片設計成本。
附圖說明
圖1是手動布局與自動布局的設計流程圖。
圖2是非標準單元庫原理圖。
圖3是邏輯單元連接關系示意圖。
圖4是本發明方法示意圖。
具體實施方式
本發明所述的一種非標準單元庫原理圖網表生成方法,其生成的網表能夠支持EDA軟件進行自動布局布線,包含如下的步驟:
第1步,根據符合自動布局工藝的標準單元庫,整理出該單元庫中各數字邏輯單元,按邏輯功能分類,存入數據庫A;分類時,邏輯單元包含有反相器、緩沖器、與門、或門、與非門、或非門、寄存器等各種電路單元,并將其若干驅動單元等附屬單元也歸入其中,例如將反相器的若干驅動單元歸并于反相器,以次類推。
第2步,整理非標準單元庫原理圖,確定各單元的邏輯功能,按照數據庫A的分類方法同樣將各單元按邏輯功能分類,存入數據庫B。
第3步,執行網表文件生成程序(該程序可用腳本語言實現,如PERL),根據邏輯單元的端口數目及實現的功能,可以不考慮其電學特性,由網表文件生成程序找出數據庫B中在數據庫A中對應的標準邏輯單元做相應替換,并保留原非標準單元庫原理圖中的端口連接關系,且邏輯單元間的連接關系為符合設計規則的任意連接。如圖3所示,圖中C1、C2、C3可以為任意的邏輯單元,P1、P2、P3為邏輯單元的端口,只要符合設計規則,可以是任意的連接關系。最后輸出標準單元庫網表文件,該網表文件導入EDA工具如Cadence的SOC-Encounter中,即可進行自動布局布線。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司;,未經上海華虹宏力半導體制造有限公司;許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310717882.9/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:基于CAD的初始表面幾何圖形校正
- 下一篇:一種實時檢查原理圖邏輯的方法





