[發(fā)明專利]矢量調(diào)制信號(hào)處理方法及裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201310717131.7
• 申請(qǐng)日: 2013-12-23
• 公開(kāi)（公告）號(hào): CN103701739A
• 公開(kāi)（公告）日: 2014-04-02
• 發(fā)明（設(shè)計(jì)）人: 楊依珍;王凱;智國(guó)寧;辛麗霞;劉金川;張秋艷
• 申請(qǐng)（專利權(quán)）人: 北京航天測(cè)控技術(shù)有限公司
• 主分類號(hào): H04L27/00
• 分類號(hào): H04L27/00
• 代理公司: 工業(yè)和信息化部電子專利中心 11010
• 代理人: 梁軍

技術(shù)領(lǐng)域

本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種矢量調(diào)制信號(hào)處理方法及裝置。

背景技術(shù)

在無(wú)線通信領(lǐng)域，必須增加數(shù)字基帶波形的采樣率，原因如下：第一，可以改善模擬性能和減少模擬濾波要求。第二，內(nèi)插抽取采用多通信標(biāo)準(zhǔn)的器件能使采樣率變化。第三，往往需要內(nèi)插法使能數(shù)字上變頻。目前改善調(diào)制信號(hào)的頻譜特征的做法主要是將D/A盡可能靠近天線來(lái)實(shí)現(xiàn)，而該方法在實(shí)際中還不能滿足需要的信號(hào)精度的要求，因此，如何更好的提高基帶信號(hào)的精度成為亟待解決的問(wèn)題。

發(fā)明內(nèi)容

鑒于上述的分析，本發(fā)明旨在提供一種矢量調(diào)制信號(hào)處理方法及裝置，用以解決現(xiàn)有技術(shù)中基帶信號(hào)的精度不高的問(wèn)題。

本發(fā)明主要是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的：

一種矢量調(diào)制信號(hào)處理方法，該方法包括：

在FPGA上設(shè)置信號(hào)處理單元和配置單元，通過(guò)所述配置單元設(shè)置配置參數(shù)，所述信號(hào)處理單元根據(jù)所述配置單元內(nèi)的配置參數(shù)對(duì)發(fā)送給FPGA的數(shù)據(jù)進(jìn)行處理，對(duì)所述數(shù)據(jù)中的低頻的外來(lái)噪音和本身諧波進(jìn)行濾波，并將處理之后的數(shù)據(jù)發(fā)送給DAC芯片。

優(yōu)選地，所述數(shù)據(jù)包括標(biāo)準(zhǔn)波形數(shù)據(jù)、非標(biāo)準(zhǔn)波形數(shù)據(jù)和控制指令數(shù)據(jù)中的一種或多種。

優(yōu)選地，所述配置參數(shù)包括：內(nèi)插抽取率、增益、偏置、頻偏、載波頻率、濾波器類型和濾波器系數(shù)中的一種或多種。

優(yōu)選地，所述信號(hào)處理單元進(jìn)一步包括：

數(shù)據(jù)預(yù)調(diào)理單元根據(jù)所述配置單元設(shè)置的配置參數(shù)改變FPGA發(fā)送來(lái)的數(shù)據(jù)的增益和偏移量，使其與所述DAC芯片的要求相匹配，所述數(shù)據(jù)包括I、Q數(shù)據(jù)流；

脈沖成型濾波單元根據(jù)所述配置參數(shù)動(dòng)態(tài)調(diào)整濾波系數(shù)來(lái)調(diào)整濾波器的截止頻率，過(guò)渡帶帶寬以及帶外衰減，將處理后的數(shù)據(jù)發(fā)送給內(nèi)插抽取濾波單元或所述DAC芯片；

或者，所述信號(hào)處理單元還包括以下的內(nèi)插抽取濾波單元和正交上變頻單元中的一個(gè)或多個(gè)；

內(nèi)插抽取濾波單元對(duì)所述脈沖成型濾波單元處理后的數(shù)據(jù)抑制內(nèi)插抽取數(shù)據(jù)的頻譜鏡像，提高信號(hào)發(fā)生器的有效采樣速率，將低采樣率數(shù)據(jù)按照設(shè)置的配置參數(shù)插值到高采樣率，將處理后的數(shù)據(jù)發(fā)送給所述DAC芯片；

正交上變頻單元將所述內(nèi)插抽取濾波單元處理后的數(shù)據(jù)按照設(shè)置的配置參數(shù)調(diào)節(jié)載波頻率偏移，使基帶信息實(shí)現(xiàn)中心頻率偏移，并將處理后的數(shù)據(jù)發(fā)送給所述DAC芯片。

優(yōu)選地，還包括：緩存單元；

所述緩存單元緩存所述FPGA發(fā)送來(lái)的數(shù)據(jù)和控制指令，根據(jù)所述控制指令將所述數(shù)據(jù)發(fā)送給所述信號(hào)處理單元，并根據(jù)所述控制指令控制所述信號(hào)處理單元開(kāi)啟或關(guān)閉。

本發(fā)明還提供了一種矢量調(diào)制信號(hào)處理裝置，包括：在FPGA上設(shè)置信號(hào)處理單元和配置單元；

所述配置單元，用于設(shè)置配置參數(shù)；

所述信號(hào)處理單元，用于根據(jù)所述配置單元內(nèi)的配置參數(shù)對(duì)發(fā)送給FPGA的數(shù)據(jù)進(jìn)行處理，對(duì)所述數(shù)據(jù)中的低頻噪聲和本身諧波進(jìn)行濾波，并將處理之后的數(shù)據(jù)發(fā)送給DAC芯片。

優(yōu)選地，所述數(shù)據(jù)包括標(biāo)準(zhǔn)波形數(shù)據(jù)、非標(biāo)準(zhǔn)波形數(shù)據(jù)和控制指令數(shù)據(jù)中的一種或多種。

優(yōu)選地，所述配置參數(shù)包括：內(nèi)插抽取率、增益、偏置、頻偏、載波頻率、濾波器類型和濾波器系數(shù)中的一種或多種。

優(yōu)選地，所述信號(hào)處理單元進(jìn)一步包括：

數(shù)據(jù)預(yù)調(diào)理單元，用于根據(jù)所述配置單元設(shè)置的配置參數(shù)改變發(fā)送給FPGA的數(shù)據(jù)的增益和偏移量，使其與所述DAC芯片的要求相匹配，所述數(shù)據(jù)包括I、Q數(shù)據(jù)流；

脈沖成型濾波單元，用于根據(jù)所述配置參數(shù)動(dòng)態(tài)調(diào)整濾波系數(shù)來(lái)調(diào)整濾波器的截止頻率，過(guò)渡帶帶寬以及帶外衰減，將處理后的數(shù)據(jù)發(fā)送給內(nèi)插抽取濾波單元或所述DAC芯片；

或者，所述信號(hào)處理單元還包括以下的內(nèi)插抽取濾波單元和正交上變頻單元中的一個(gè)或多個(gè)；

內(nèi)插抽取濾波單元，用于對(duì)所述脈沖成型濾波單元處理后的數(shù)據(jù)抑制內(nèi)插抽取數(shù)據(jù)的頻譜鏡像，提高信號(hào)發(fā)生器的有效采樣速率，將低采樣率數(shù)據(jù)按照設(shè)置的配置參數(shù)插值到高采樣率，將處理后的數(shù)據(jù)發(fā)送給所述DAC芯片；

正交上變頻單元，用于將所述內(nèi)插抽取濾波單元處理后的數(shù)據(jù)按照設(shè)置的配置參數(shù)調(diào)節(jié)載波頻率偏移，使基帶信息實(shí)現(xiàn)中心頻率偏移，并將處理后的數(shù)據(jù)發(fā)送給所述DAC芯片。

優(yōu)選地，還包括：緩存單元；

所述緩存單元緩存，用于所述FPGA發(fā)送來(lái)的數(shù)據(jù)和控制指令，根據(jù)所述控制指令將所述數(shù)據(jù)發(fā)送給所述信號(hào)處理單元，并根據(jù)所述控制指令控制所述信號(hào)處理單元開(kāi)啟或關(guān)閉。