[發明專利]一種BCH碼譯碼方法及系統

有效

• 申請號: 201310714354.8
• 申請日: 2013-12-20
• 公開（公告）號: CN103762991B
• 公開（公告）日: 2017-05-17
• 發明（設計）人: 郭超
• 申請（專利權）人: 記憶科技（深圳）有限公司
• 主分類號: H03M13/15
• 分類號: H03M13/15
• 代理公司: 北京律誠同業知識產權代理有限公司11006
• 代理人: 劉健,黃韌敏

技術領域

本發明涉及糾錯譯碼領域，更具體地說是涉及一種BCH碼譯碼方法及系統。

背景技術

BCH（Bose-Chaudhuri-Hocquenghem，博斯-查德赫利-霍昆格姆）碼作為一種重要的糾錯編碼方式，在通信領域和消費電子領域得到了廣泛的應用。BCH解碼器包括三個步驟，第一是伴隨式計算，第二步是計算錯誤位置多項式，第三步則是錢搜索找出錯誤位置并糾正。在錯誤位置多項式硬件實現的時候通常采用IBM（Inversionless Berlecamp-Massey，無逆運算的伯利坎普-梅西算法）算法，而IBM算法隨著其糾錯能力的增長其硬件開銷會大大增加，并且其組合邏輯會越來越難以滿足時鐘要求，因此如何優化IBM的硬件結構變得非常重要。事實上，譯碼的大部分時間花費在伴隨式計算和Chien（錢）搜索上，IBM算法的時間是相對很少的，可以適當增加IBM算法的運算周期，降低電路的復雜度。

發明內容

針對上述的缺陷，本發明的目的在于提供一種BCH碼譯碼方法及系統，可以有效減小硬件實現中加法器、乘法器和寄存器的數量，降低組合邏輯的復雜度，從而有效降低芯片面積。

為了實現上述目的，本發明提供一種BCH碼譯碼方法，包括：

對接收到BCH碼子進行伴隨式運算得到伴隨式多項式，對所述伴隨多項式的值基于無逆運算的BM算法通過并行迭代譯碼電路逐次計算得到錯誤位置多項式系數以及錯誤位置多項式，采用錢搜索法求解錯誤位置多項式的根，求解出錯誤位置；

通過并行迭代譯碼電路逐次計算得到錯誤位置多項式系數以及錯誤位置多項式的步驟包括：將所述并行迭代譯碼電路的迭代時間與所述錢搜索法的計算時間進行匹配，并根據所述迭代時間將并行迭代譯碼電路進行復用。

根據本發明的譯碼方法，對接收到碼子進行伴隨式運算得到伴隨式多項式的步驟包括：

對接收到的碼子R(x)進行計算，得到伴隨多項式S(x)={S₀,S₁……S_2t-1}，

其中，變量X為有限域擴域上的元素，t為BCH碼能夠糾正的最大錯誤位數，伴隨式S(x)為一個一維數組，S₀,S₁……S_2t-1為伴隨式S(x)中的元素，下標0、1…2t-1為伴隨式S(x)的索引。

根據本發明的譯碼方法，通過并行迭代譯碼電路逐次計算得到錯誤位置多項式系數以及錯誤位置多項式的步驟包括：

設置輔助計算中間多項式系數λ在零次迭代下的初始值為設置輔助計算中間多項式系數λ在一次迭代下的初始值為設置連續迭代中前后兩個差錯位置多項式的差值γ在零次迭代下的初始值為γ^(-1)=1，設置中間輔助變量δγ在零次迭代下的初始值為δ^(-1)=1；

執行以下迭代直至r=2t-1，r的值表示第r+1次迭代，

μ為是待求的差錯位置多項式系數，最終得到終得到錯誤位置多項式μ(x)，其中(t=Nt₁)，N表示復用次數，t1表示復用后的最大糾錯能力。乘法器加法器個數

根據本發明的譯碼方法，通過并行迭代譯碼電路逐次計算得到錯誤位置多項式系數以及錯誤位置多項式的步驟中，所述并行迭代譯碼電路包括：三組乘法器，一組加法器，三組寄存器以及一組選擇器。

根據本發明的譯碼方法，通過并行迭代譯碼電路逐次計算得到錯誤位置多項式系數以及錯誤位置多項式的步驟還包括：

根據迭代次數來決定每次迭代何時進行狀態跳轉，并根據每次迭代的時間之和與所述錢搜索法的計算時間進行匹配，以對所述并行迭代譯碼電路的復用。

本發明相應提供一種BCH碼譯碼系統，包括伴隨式獲取模塊，錯誤位置多項式產生模塊以及錢搜索模塊，

伴隨式獲取模塊用于對接收到BCH碼子進行伴隨式運算得到伴隨式多項式；

錯誤位置多項式產生模塊用于對所述伴隨多項式的值基于無逆運算的BM算法通過并行迭代譯碼電路逐次計算得到錯誤位置多項式系數以及錯誤位置多項式；

錢搜索模塊用于采用錢搜索法求解錯誤位置多項式的根，求解出錯誤位置其中，錯誤位置多項式產生模塊將所述并行迭代譯碼電路的迭代時間與所述錢搜索法的計算時間匹配，并根據所述迭代時間將并行迭代譯碼電路進行復用。