[發明專利]基于秒脈沖的自適應動態同步采樣控制裝置及其方法有效
| 申請號: | 201310713382.8 | 申請日: | 2013-12-23 |
| 公開(公告)號: | CN103713552A | 公開(公告)日: | 2014-04-09 |
| 發明(設計)人: | 姜雷;周華良;謝黎;胡國;宋斌 | 申請(專利權)人: | 國電南瑞科技股份有限公司;國電南瑞南京控制系統有限公司 |
| 主分類號: | G05B19/042 | 分類號: | G05B19/042;G01R19/00 |
| 代理公司: | 南京縱橫知識產權代理有限公司 32224 | 代理人: | 董建林 |
| 地址: | 210061*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 脈沖 自適應 動態 同步 采樣 控制 裝置 及其 方法 | ||
1.一種基于秒脈沖的自適應動態同步采樣控制裝置,其特征在于,其包括:
秒脈沖檢測電路:負責定時測量一次秒脈沖的周期Tpps,并根據秒脈沖的絕對周期值及連續兩次周期的相對變化值來判斷秒脈沖的有效性;
偏差檢測電路:負責在秒脈沖上升沿時刻測量同步采樣脈沖的同步誤差ΔE;
周期計算電路:負責在秒脈沖有效的前提下使用秒脈沖的有效周期值Tpps與同步誤差ΔE的代數和對采樣頻率f作除法運算,公式如下:,式中T為同步采樣脈沖的基準周期,余數為R;
脈沖輸出電路,負責使用本地計數器C計數,當C≥T或C≥T+1時,產生一次新的同步采樣脈沖。
2.根據權利要求1所述的基于秒脈沖的自適應動態同步采樣控制裝置,其特征在于,自適應動態同步采樣控制裝置還包括動態補償電路,所述余數R作為動態補償電路的輸入值。
3.根據權利要求2所述的基于秒脈沖的自適應動態同步采樣控制裝置,其特征在于,所述動態補償電路對同步采樣脈沖進行計數,計數值記為N,該計數值在秒脈沖上升沿時刻復位為1,并累加至f;當補償不等式成立時,所述動態補償電路對同步采樣脈沖周期進行補償,所述補償不等式為:R×N≥Qi,i=0,1,2,......,R,其中:?Q0=f,Q?i+1=Qi+f。
4.根據權利要求3所述的基于秒脈沖的自適應動態同步采樣控制裝置,其特征在于,計算同步采樣脈沖的基準周期T的公式中,±符號的取舍由ΔE決定,當ΔE<T/2,取+,否則取-。
5.根據權利要求4所述的基于秒脈沖的自適應動態同步采樣控制裝置,其特征在于,所述偏差檢測電路采用在秒脈沖上升沿時刻記錄本地計數器C作為同步誤差ΔE。
6.根據權利要求5所述的基于秒脈沖的自適應動態同步采樣控制裝置,其特征在于,所述秒脈沖檢測電路每秒測量一次秒脈沖的周期;當同時滿足以下兩個條件時,該秒脈沖有效:
1)該秒脈沖的絕對周期值在1s±30us范圍內;
2)連續兩次秒脈沖的絕對周期值的差小于1us。
7.根據權利要求2-6其中之一所述的基于秒脈沖的自適應動態同步采樣控制裝置,其特征在于,所述秒脈沖檢測電路、偏差檢測電路、周期計算電路、脈沖輸出電路和動態補償電路均在FPGA內部使用硬件描述語言Verilog?HDL及數學運算IP核進行設計實現。
8.一種基于秒脈沖的自適應動態同步采樣控制方法,其特征在于:其包括以下步驟:
1)通過秒脈沖檢測電路定時測量一次秒脈沖的周期Tpps,并根據秒脈沖的絕對周期值及連續兩次周期的相對變化值來判斷秒脈沖的有效性;
2)通過偏差檢測電路在秒脈沖上升沿時刻測量同步采樣脈沖的同步誤差ΔE;
3)通過周期計算電路在秒脈沖有效的前提下使用秒脈沖的有效周期值Tpps與同步誤差ΔE的代數和對采樣頻率f作除法運算,公式如下:,式中T為同步采樣脈沖的基準周期,余數為R;
4)通過脈沖輸出電路使用本地計數器C計數,當C≥T或C≥T+1時,產生一次新的同步采樣脈沖。
9.根據權利要求8所述的基于秒脈沖的自適應動態同步采樣控制方法,其特征在于,還包括以下步驟:
5)通過動態補償電路對同步采樣脈沖進行計數,計數值記為N,該計數值在秒脈沖上升沿時刻復位為1,并累加至f;當補償不等式成立時,所述動態補償電路對同步采樣脈沖周期進行補償,所述補償不等式為:R×N≥Qi,i=0,1,2,......,R,其中:?Q0=f,Q?i+1=Qi+f。
10.根據權利要求9所述的基于秒脈沖的自適應動態同步采樣控制方法,其特征在于,計算同步采樣脈沖的基準周期T的公式中,±符號的取舍由ΔE決定,當ΔE<T/2,取+,否則取-;所述秒脈沖檢測電路每秒測量一次秒脈沖的周期;當同時滿足以下兩個條件時,該秒脈沖有效:
1)該秒脈沖的絕對周期值在1s±30us范圍內;
2)連續兩次秒脈沖的絕對周期值的差小于1us;
所述秒脈沖檢測電路、偏差檢測電路、周期計算電路、脈沖輸出電路和動態補償電路均在FPGA內部使用硬件描述語言Verilog?HDL及數學運算IP核進行設計實現。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于國電南瑞科技股份有限公司;國電南瑞南京控制系統有限公司,未經國電南瑞科技股份有限公司;國電南瑞南京控制系統有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310713382.8/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種無水氯化鑭與鹵鹽的混合鹽制備方法
- 下一篇:滅蚊器





