[發明專利]芯片、集成電路和微電子機械系統以及形成芯片的方法

在審

• 申請號: 201310706302.6
• 申請日: 2013-12-19
• 公開（公告）號: CN104733406A
• 公開（公告）日: 2015-06-24
• 發明（設計）人: 蔡博修
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/427
• 分類號: H01L23/427;B81B7/00
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 吳貴明;張永明

技術領域

本申請涉及半導體領域，更具體地，涉及一種芯片、集成電路和微電子機械系統以及形成芯片的方法。

背景技術

隨著芯片設計需求的提高與制造工藝的發展，為了進一步降低互連線延遲，提高芯片性能，三維芯片的設計技術逐步成為集成電路設計領域的研究熱點。

三維芯片設計是將多層器件層集成到同一個芯片中，形成一種多個二維芯片（die）的垂直疊放結構。三維芯片利用芯片之間的垂直互連，能夠有效地縮短器件層之間的互連線長度，避免水平面上的繞線，從而降低連線復雜程度以及擁擠程度。此外，三維芯片能夠有效地提高晶體管的集成度，降低芯片的面積和功耗。通過在不同器件層實現不同類型的電路模塊，形成新的功能系統。

由于芯片集成度迅速增加，芯片單位面積上功耗密度也飛速增長，從而使得散熱問題成為當前集成電路設計中非常重要的問題。三維芯片由于自身具有多器件層結構，導致相同工藝下單位面積上的功耗密度成倍增長，同時由于器件層之間介質的低導熱性，使得三維芯片相對于傳統的二維芯片熱問題進一步突出。局部區域溫度過高會嚴重影響芯片的可靠性。采取有效措施來降低三維芯片的片上溫度已成為三維芯片設計的核心技術。

下面以具有兩層二維芯片的三維芯片為例說明現有技術中三維芯片的散熱情況。如圖1所示，三維芯片包括第一二維芯片10、第二二維芯片20和散熱片30。第二二維芯片20疊置于第一二維芯片10上方，第一二維芯片10內部包括設置于其半導體襯底的第一器件層11和硅通孔（Through?Silicon?via，TSV）12。第二二維芯片20包括設置于其半導體襯底的第二器件層21。第一二維芯片10和第二二維芯片20之間通過微焊點40連接。其中，微焊點40與第一二維芯片10的硅通孔12連接。在該現有技術的三維芯片中，第一二維芯片10的器件層11產生的熱量R會被第二二維芯片20阻擋，從而導致熱量累積，而熱量累積將加速二維芯片內部器件層的失效，進而導致三維芯片失效。

目前，針對以上現有技術中三維芯片存在的散熱問題，尚沒有很好的解決方案，三維芯片的散熱問題成為三維芯片設計中的一個嚴重困難。其中，2.5D芯片堆疊技術減輕了散熱問題。2.5D芯片中，各二維芯片中并沒有硅通孔，而是把硅通孔設置在專門的襯底中形成硅通孔襯底，各二維芯片借助微焊點與硅中介層（Through?Silicon?Interposer）連接，再通過一層硅通孔襯底連接到封裝用襯底上，但是這種2.5D芯片堆疊技術的器件層密度沒有得到有效提高。

發明內容

本申請目的在于提供一種芯片、集成電路和微電子機械系統以及形成芯片的方法，旨在改善芯片、集成電路和微電子機械系統的散熱效果。

本申請的第一方面提供了一種芯片，包括半導體襯底，半導體襯底包括硅通孔開口，芯片還包括設置在硅通孔開口內的散熱硅通孔結構，其中，散熱硅通孔結構具有微熱管。

進一步地，微熱管包括：導電殼體，導電殼體圍成封閉的內腔；熱管工作介質，密封地設置于內腔內部。

進一步地，散熱硅通孔結構還包括第一隔離層，第一隔離層設置于半導體襯底的硅通孔開口的內壁與導電殼體的外壁之間。

進一步地，第一隔離層包括絕緣層和/或擴散阻擋層和/或種子層。

進一步地，散熱硅通孔結構包括第二隔離層，第二隔離層設置于導電殼體的內壁上。

進一步地，第二隔離層包括依次設置于導電殼體的內壁上的擴散阻擋層和種子層。

進一步地，微熱管還包括多孔介質層，多孔介質層附著于第二隔離層上。

進一步地，微熱管還包括多孔介質層，多孔介質層附著于導電殼體的內壁上。

進一步地，導電殼體包括筒體、分別設置于筒體兩端的蓋體和筒底，筒體、蓋體和筒底圍成封閉的內腔。

進一步地，蓋體朝向筒體內部的一側具有凸出部分，通過凸出部分實現筒體和蓋體之間的密封。

進一步地，筒體為柱狀筒體或錐臺狀筒體。

進一步地，芯片為二維芯片。

進一步地，芯片為2.5維芯片或三維芯片。

本申請的第二方面提供一種三維芯片，包括相互疊置的兩個以上二維芯片，兩個以上二維芯片中至少一個二維芯片為根據本申請第一方面所述的二維芯片。

進一步地，兩個以上二維芯片包括第一二維芯片和與第一二維芯片相鄰地設置的第二二維芯片，其中，第一二維芯片和第二二維芯片均為根據本申請第一方面所述的二維芯片。