[發明專利]一種具有ESD保護功能的強抗閂鎖可控LIGBT器件

有效

• 申請號: 201310703447.0
• 申請日: 2013-12-19
• 公開（公告）號: CN103633087A
• 公開（公告）日: 2014-03-12
• 發明（設計）人: 喬明;馬金榮;齊釗;孫成春;曲黎明;樊航;蔣苓利;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/06;H01L29/423
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 李順德;王睿

技術領域

本發明涉及電子技術，具體的說是涉及半導體集成電路芯片的靜電釋放（ElectroStatic?Discharge，簡稱為ESD）保護電路設計技術，尤指一種具有高latch?up免疫力的橫向絕緣柵雙極性晶體管（Lateral?Insulated?Gate?Transistors，簡稱LIGBT）ESD保護器件。

背景技術

在芯片生產、封裝、測試、存放、搬運過程中，靜電放電作為一種不可避免的自然現象而普遍存在。隨著集成電路工藝特征尺寸的減小和各種先進工藝的發展，芯片被ESD現象損毀的情況越來越普遍，有關研究調查表明，集成電路失效產品的30%都是由于遭受靜電放電現象所引起的。因此，使用高性能的ESD防護器件對芯片內部電路加以保護顯得十分重要。

LIGBT在相同的面積下具有很高的電流泄放能力，同時很具有高的耐壓能力，常見的LIGBT?ESD保護結構有兩種，一種是在泄放電流時發生snapback現象，一種是在泄放電流時不發生snapback現象（snapback現象為驟回轉現象，是由于器件內部被擊穿后，寄生BJT的開啟，從而導致電流增加，電壓卻降低，在I-V曲線上表現會曲線回轉的現象，因此稱為驟回轉現象）。

發生snapback現象的LIGBT?ESD保護器件的結構如圖1所示，包括：P型襯底1、襯底上絕緣層2、N外延層3、N外延層上的P型阱區4、N外延層上的N型阱區6、場氧化層8、多晶硅柵9、薄氧化層10、用于隔離高壓器件與低壓器件的隔離區13、N型重摻雜區21、兩個P型重摻雜區31和32。絕緣層2位于P型襯底1頂部，N型外延區3位于絕緣層2的頂部，P型阱區4和N型阱區6位于N型外延區的頂部。N型重摻雜區21和第一P型重摻雜區31位于P型阱區4的頂部，N型重摻雜區21位于第一P型重摻雜區31和多晶硅柵9之間。第二P型重摻雜區32位于N型阱區6的頂部，第二P型重摻雜區32作為陽極；N型重摻雜區21和第一P型重摻雜區31作為陰極。其結構包含一個寄生PNP三極管Q1（由第二P型重摻雜區32、N型外延和第一P型阱區組成）、一個寄生NPN三極管Q2（由第一N型重摻雜區21、第一P型阱區4和N型外延組成）以及P阱區區的寄生電阻R_B。當陽極引腳出現一正ESD電壓（即陽極為正電壓，陰極為零電位）時，N-epi/P阱結反偏，發生雪崩擊穿，擊穿電流會在RB上產生壓降，當壓降大于0.7V時，BJT?Q2導通，而Q2的集電極電流將為Q1的基極提供電流，Q1導通后其集電極電流將為Q2提供基極電流，最終Q1、Q2形成正反饋，寄生的SCR結構導通以泄放ESD電流。由于LIGBT導通后寄生的SCR起作用，因此泄放能力很強，但維持電壓很小，因此在用于VDD和VSS之間的保護時，容易產生閂鎖(latch-up)現象，導致電源持續放電，最終燒壞ESD保護電路。

沒有snapback現象的LIGBT?ESD保護器件的結構圖與圖1相同，只是P阱的摻雜濃度高，降低了P阱區的寄生電阻R_B，使得在導通電流時加在R_B上的電壓小于0.7V，寄生的NPN不會開啟，因此不會發生snapback現象。其TLP曲線如圖2所示，由于沒有發生snapback現象，因此具有很高的維持電壓，具有很強的抗閂鎖能力。

發明內容

本發明所要解決的，就是針對上述問題，提出一種具有ESD保護功能的強抗閂鎖可控LIGBT器件。