[發明專利]一種用于PLL頻率綜合器中的鎖定檢測器有效
| 申請號: | 201310701573.2 | 申請日: | 2013-12-19 |
| 公開(公告)號: | CN103746689A | 公開(公告)日: | 2014-04-23 |
| 發明(設計)人: | 文武;文治平;魏慧婷;李衛民;畢波;張佃偉;劉璐;李永峰;張娜娜 | 申請(專利權)人: | 北京時代民芯科技有限公司;北京微電子技術研究所 |
| 主分類號: | H03L7/085 | 分類號: | H03L7/085 |
| 代理公司: | 中國航天科技專利中心 11009 | 代理人: | 褚鵬蛟 |
| 地址: | 100076 北*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 用于 pll 頻率 綜合 中的 鎖定 檢測器 | ||
技術領域
本發明涉及一種用于PLL頻率綜合器中的鎖定檢測器。
背景技術
鎖定檢測是鎖相環(PLL)等射頻集成電路中很常見且普遍使用的一種功能。如在低功耗應用中,通常用PLL的鎖定檢測輸出作為開啟其他模塊的控制信號,即PLL未鎖定時關斷其他模塊以降低功耗。而在快速鎖定應用中如跳頻系統里,PLL鎖定檢測輸出通常用于動態環路帶寬的控制,即PLL在頻率捕獲過程中采用寬的環路帶寬以加快鎖定過程,而檢測到即將鎖定時,自動切換到窄的環路帶寬以保持良好的噪聲與雜散性能。鎖相環的鎖定檢測技術一般包含模擬檢測和數字檢測兩種。
模擬檢測通常將鎖定信息轉換為模擬信號,進而通過檢測模擬信號來判斷是否鎖定。如文獻“Lock?detector?with?stable?parameters”(Design?and?Test?Workshop(IDT),20094th?International.China:Sichuan,2009:1-4.)提出的模擬鎖定檢測器,通過鑒相器的輸出脈寬與輸入參考和反饋分頻之間相位差成正比的脈沖信號,然后通過低通濾波器將相位差轉變為直流電壓,最后對轉換電壓與參考電壓進行比較而得出判斷結果。其缺點是模擬檢測器須使用帶寬遠低于脈沖頻率的窄帶低通濾波器,以防止電源干擾引起誤判,因此難以片上集成。
數字鎖定檢測器將鎖定信息轉換為數字量,然后判斷是否鎖定。如文獻“Fast?locking?PLL?with?all-digital?lock-aid?circuit”(EDSSC2010),文獻“A?fast?Locking?PLL?With?Phase?Error?Detector”(EDSSC2005)及文獻“A?low-noise?fast-settling?PLL?frequency?synthesizer?for?CDMA?receiver”(System-on-Chip,2004.Proceedings.2004International?Symposium,16-18Nov.2004)中均采用了一種相同結構的數字鎖定檢測器來實現動態控制環路帶寬以加快鎖定過程。該結構如附圖1所示,它包含兩組延時單元(T、2T)、兩組D觸發器(DFF1、DFF2)和一個與門AND。兩個輸入信號分別為壓控振蕩器的輸出反饋Fvco和參考輸入Fref,其中Fvco經一倍延時T后分別連到D觸發器DFF1、DFF2的數據輸入端,而Fref連接到DFF1的時鐘端CK,同時Fref經兩倍延時2T后連接到DFF2的時鐘端CK,最后將DFF1的QN和DFF2的Q輸出分別連到與門AND輸入端,AND的輸出為鎖定檢測輸出LDout。這樣當Fref與Fvco的相位差小于T時,LDout輸出“高”。該結構的缺點主要包括:一是延時單元依賴于工藝、電源電壓及溫度,很難設計固定延時的電路;二是延時必須小于信號脈寬,即鑒相頻率不能太高。數字鎖定檢測還常采用計數器的方式實現,如文獻“A2.5Gbps?CMOS?clock?and?data?recovery?circuit?with?a1/4rate?linear?phase?detector?and?lock?detector”(Mixed?Design?International?conference.Poland:Gdgnia,2006:175-178)中提出的數字鎖定檢測器使用參考時鐘和反饋時鐘進行同步計數,然后根據計數值作出判定。該方法原理簡單,易在芯片中集成,但檢測精度與計數值大小成正比,雖然采用較大的計數值能夠提高檢測精度,卻使得檢測時間變得很長。
發明內容
本發明所要求解決的技術問題是提供一種結構簡單、易于片上集成、使用方便的用于PLL頻率綜合器中的鎖定檢測器,能夠同時輸出模擬鎖定檢測信號和數字鎖定檢測信號;在很寬的鑒相頻率下都能夠進行鎖定檢測,且檢測時間和檢測精度均可配置。
本發明包括如下技術方案:
一種用于PLL頻率綜合器中的鎖定檢測器,包括數字鎖定檢測器和模擬鎖定檢測器;數字鎖定檢測器包含鑒相脈沖寬度檢測器、鑒相脈沖周期數檢測器、反相器INV3及D觸發器DFF4;模擬鎖定檢測器的兩輸入端與PLL頻率綜合器的鑒頻鑒相器輸出的UP信號、DOWN信號相連;模擬鎖定檢測器用于輸出鑒相脈沖信號W1和模擬鎖定檢測信號ALD_output;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京時代民芯科技有限公司;北京微電子技術研究所,未經北京時代民芯科技有限公司;北京微電子技術研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310701573.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:用于內燃機的雙接合兩件式的活塞
- 下一篇:用于適配過渡補償的方法





