[發(fā)明專利]半導(dǎo)體器件的形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310697886.5
• 申請(qǐng)日: 2013-12-18
• 公開（公告）號(hào): CN104733308B
• 公開（公告）日: 2018-08-10
• 發(fā)明（設(shè)計(jì)）人: 張帥;居建華
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

一種半導(dǎo)體器件的形成方法，包括：提供半導(dǎo)體襯底；分別進(jìn)行第一離子摻雜和第二離子摻雜，形成位于所述半導(dǎo)體襯底內(nèi)的阱區(qū)和閾值電壓調(diào)節(jié)區(qū)，其中，所述閾值電壓調(diào)節(jié)區(qū)位于阱區(qū)表面；形成阱區(qū)和閾值電壓調(diào)節(jié)區(qū)之后，在半導(dǎo)體襯底表面形成半導(dǎo)體外延層；在所述半導(dǎo)體外延層表面形成晶體管，所述晶體管的溝道區(qū)由所述半導(dǎo)體外延層形成。所述半導(dǎo)體器件的形成方法形成的晶體管，其作為溝道區(qū)的半導(dǎo)體外延層避免了離子摻雜時(shí)造成的晶格損傷，并且，用作形成溝道區(qū)的半導(dǎo)體外延層內(nèi)不摻雜或者輕摻雜硼，減小了載流子散射，晶體管的載流子遷移率高，器件性能優(yōu)越。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件的形成方法。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的發(fā)展，具有更高性能和更強(qiáng)功能的集成電路要求更大的元件密度，而且各個(gè)部件、元件之間或各個(gè)元件自身的尺寸、大小和空間也需要進(jìn)一步縮小。

然而，當(dāng)集成電路元件的尺寸縮小時(shí)，不可避免地?fù)p害了晶體管和其他元件運(yùn)轉(zhuǎn)的恒定材料特性和物理效應(yīng)。為了使晶體管的性能保持在合適的水平，主要從以下兩個(gè)方面進(jìn)行改進(jìn)：一是選擇高K介質(zhì)的材料作為柵介質(zhì)層，選擇金屬材料作為柵電極層，以提高柵極的電學(xué)控制能力；二是通過各種方式向晶體管中引入應(yīng)力，例如，向淺溝槽隔離結(jié)構(gòu)中引入應(yīng)力、在PMOS管的源/漏區(qū)填充SiGe、在NMOS管的源/漏區(qū)填充SiC，向晶體管的溝道區(qū)內(nèi)填充應(yīng)力應(yīng)變材料等，提高晶體管溝道區(qū)的載流子遷移率。

然而，采用現(xiàn)有技術(shù)的方法形成的半導(dǎo)體器件的性能仍然有待提高。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種半導(dǎo)體器件的形成方法，提高形成的半導(dǎo)體器件的性能。

為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括：提供半導(dǎo)體襯底；分別進(jìn)行第一離子摻雜和第二離子摻雜，形成位于所述半導(dǎo)體襯底內(nèi)的阱區(qū)和閾值電壓調(diào)節(jié)區(qū)，其中，所述閾值電壓調(diào)節(jié)區(qū)位于阱區(qū)表面；形成阱區(qū)和閾值電壓調(diào)節(jié)區(qū)之后，在半導(dǎo)體襯底表面形成半導(dǎo)體外延層；在所述半導(dǎo)體外延層表面形成晶體管，所述晶體管的溝道區(qū)由所述半導(dǎo)體外延層形成。

可選的，所述半導(dǎo)體外延層的厚度為3nm-15nm。

可選的，所述半導(dǎo)體外延層的形成工藝為選擇性外延沉積工藝。

可選的，所述半導(dǎo)體外延層的材料為SiGe、Ge或GaAs。

可選的，所述半導(dǎo)體外延層內(nèi)不摻雜或輕摻雜有硼離子。

可選的，當(dāng)所述半導(dǎo)體外延層的材料為SiGe時(shí)，Ge原子在SiGe中的濃度范圍為0-80%。

可選的，還包括：形成位于所述半導(dǎo)體外延層表面的界面層。

可選的，所述界面層的材料為硅，其厚度為0.5nm-3nm。

可選的，所述第一離子摻雜的摻雜類型與第二離子摻雜的摻雜類型相同。

可選的，還包括：在形成半導(dǎo)體外延層前，對(duì)所述阱區(qū)和閾值電壓調(diào)節(jié)區(qū)進(jìn)行退火處理。

可選的，所述半導(dǎo)體襯底包括第一區(qū)域和第二區(qū)域，分別在第一區(qū)域和第二區(qū)域內(nèi)形成阱區(qū)和閾值電壓調(diào)節(jié)區(qū)；形成半導(dǎo)體外延層，所述半導(dǎo)體外延層位于第一區(qū)域和/或第二區(qū)域的半導(dǎo)體襯底表面。

可選的，所述半導(dǎo)體襯底為硅襯底或絕緣體上硅襯底。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

后續(xù)用于形成晶體管的溝道區(qū)的半導(dǎo)體外延層在阱區(qū)和閾值電壓調(diào)節(jié)區(qū)之后形成，避免了離子摻雜形成阱區(qū)和閾值電壓調(diào)節(jié)區(qū)時(shí)，摻雜離子對(duì)半導(dǎo)體外延層造成的晶格損傷，因此，晶體管的溝道區(qū)的質(zhì)量較好，提高了晶體管的載流子遷移率，半導(dǎo)體器件的性能優(yōu)越。