[發明專利]硅通孔形成方法及半導體器件的對準結構

有效

• 申請號: 201310697675.1
• 申請日: 2013-12-18
• 公開（公告）號: CN104733371B
• 公開（公告）日: 2018-08-10
• 發明（設計）人: 童浩;嚴琰
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/544
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

一種硅通孔形成方法及半導體器件的對準結構，所述半導體器件包括半導體襯底和位于所述半導體襯底上的層間介質層，所述層間介質層具有凹槽，所述半導體器件的對準結構包括：金屬層，位于所述凹槽的內表面；隔離層，位于所述凹槽內且位于所述金屬層表面，所述隔離層的上表面低于所述層間介質層的上表面。由于所述隔離層的上表面低于所述層間介質層的上表面，因此，所述半導體器件的對準結構能夠被快速和準確地檢測到。

技術領域

本發明涉及半導體制造領域，尤其是涉及一種硅通孔形成方法及半導體器件的對準結構。

背景技術

隨著半導體制造技術的飛速發展，半導體器件為了達到更快的運算速度、更大的資料存儲量以及更多的功能，半導體芯片向更高集成度方向發展。而半導體芯片的集成度越高，半導體器件的特征尺寸(CD，Critical Dimension)越小。MP3、移動電話、數碼相機這些對存儲要求越來越苛刻的產品，正尋求更小的封裝尺寸和更高的存儲密度。高端處理器也要求數據進出存儲器的速度更快。為適應對性能和存儲密度的要求，半導體產業已從2D封裝轉向電連接更短的3D封裝。

硅通孔(Through Silicon Via，TSV)通過在芯片和芯片之間、晶圓和晶圓之間制作垂直導通，實現芯片之間互連的最新技術。與以往的IC封裝鍵合和使用凸點的疊加技術不同，硅通孔能夠使芯片在三維方向堆疊的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。

硅通孔與常規封裝技術有一個明顯的不同點，硅通孔的制作可以集成到制造工藝的不同階段。具體地，根據硅通孔制作工藝所處的階段不同，可以分為：前通孔(Via-first)工藝、中通孔(Via-middle)工藝和后通孔(Via-last)工藝三種。其中：Via-first是在制造CMOS之前的空白硅片上刻蝕制作出硅通孔；Via-middle是在制造CMOS之后，但在后段制程(Back End of Line，BEOL，主要指制造金屬互連結構)之前，在晶圓上刻蝕制作出硅通孔；Via-last是在后段制程之后，再在減薄晶圓的背面刻蝕制作出硅通孔。

圖1為現有一種Via-middle硅通孔形成方法形成的一種硅通孔示意圖，從中可以看到，半導體襯底10上具有晶體管（未標注），所述晶體管被層間介質層11覆蓋，而且層間介質層11被金屬互連層12覆蓋。金屬互連層12與所述晶體管的柵極（未標注）之間通過金屬插塞13a電連接。現有硅通孔包括貫穿層間介質層11且延伸到半導體襯底10內的導電柱15，導電柱15與層間介質層11和半導體襯底10之間被絕緣層14絕緣分隔。除此之外，在半導體襯底10上（且在層間介質層11中）還具有由金屬層13b、氮化物層16和絕緣層17形成的對準結構，此對準結構通常在形成硅通孔的過程中同時形成，其中金屬層13b位于層間介質層11，且金屬層13b通常與金屬插塞13a同時形成，絕緣層14和絕緣層17通常也同時形成。

上述現有硅通孔形成方法具有以下缺點：上述對準結構中，金屬層13b、氮化物層16和絕緣層17具有齊平的表面，因此難以快速和精確地進行對準。

此外，現有金屬互連層12與層間介質層11之間直接層疊，容易導致金屬互連層12中的金屬擴散到層間介質層11，對半導體器件的性能造成不利影響。現有硅通孔形成方法需要平坦化至暴露層間介質層11表面以露出導電柱15，層間介質層11在平坦化過程中易被平坦去除而難以準確停止。

為此，需要一種新的硅通孔形成方法及半導體器件的對準結構，以解決上述不利影響。

發明內容

本發明解決的問題是提供一種硅通孔形成方法及半導體器件的對準結構，以防止硅通孔形成后金屬互連層與層間介質層之間發生金屬擴散，同時使平坦化時容易準確停止，并且提高對準的準確率和效率。

為解決上述問題，本發明提供一種硅通孔形成方法，包括：

提供半導體襯底，所述半導體襯底功能區上具有晶體管和覆蓋所述晶體管的層間介質層；