[發(fā)明專利]自適應(yīng)精度的定時/計數(shù)邏輯系統(tǒng)及定時/計數(shù)器

在審

• 申請?zhí)枺?/td>: 201310694470.8
• 申請日: 2013-12-17
• 公開（公告）號: CN103746687A
• 公開（公告）日: 2014-04-23
• 發(fā)明（設(shè)計）人: 黃運新;黃毅
• 申請（專利權(quán)）人: 記憶科技（深圳）有限公司
• 主分類號: H03K23/00
• 分類號: H03K23/00
• 代理公司: 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司 11006
• 代理人: 劉健;梁揮

技術(shù)領(lǐng)域

本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及一種自適應(yīng)精度的定時/計數(shù)邏輯系統(tǒng)及定時/計數(shù)器。

背景技術(shù)

定時器或者計數(shù)器是在數(shù)字電路或者軟件中廣泛使用的一個部件，而定時器與計數(shù)器在功能上基本相同，區(qū)別在于前者對時鐘脈沖計數(shù)，后者對某種事件計數(shù)，其原理完全一致。

對于定時器這類的應(yīng)用，用來代表時間的比特數(shù)通常是固定的，這導(dǎo)致定時的時間精度與所能表達(dá)的時間范圍是存在矛盾的。即：精度越高，則所能表示的范圍越小，反之亦然。如果采用n?bits的定時器，則能表達(dá)時間范圍為0～2n-1個時鐘周期，在保持計時精度不變的情況下，如果想增加范圍，只能增加比特數(shù)n，這種設(shè)置會大大增加存儲以及傳輸?shù)某杀尽?/p>

綜上可知，現(xiàn)有的邏輯定時/計數(shù)器，在實際使用上顯然存在不便與缺陷，所以有必要加以改進(jìn)。

發(fā)明內(nèi)容

針對上述的缺陷，本發(fā)明的目的在于提供一種自適應(yīng)精度的定時/計數(shù)邏輯系統(tǒng)及定時/計數(shù)器，使定時/計數(shù)器的精度自適應(yīng)調(diào)整，很好的平衡其精度與測量的動態(tài)范圍。

為了實現(xiàn)上述目的，本發(fā)明提供一種自適應(yīng)精度的定時/計數(shù)邏輯系統(tǒng)，所述系統(tǒng)包括：

分頻器，用于接收外部事件或時鐘輸入，且所述分頻器的分頻系數(shù)可調(diào)；

值計數(shù)器，用于接收所述分頻器的計數(shù)脈沖并產(chǎn)生溢出信號；

組合邏輯電路，用于配合所述值計數(shù)器及精度計數(shù)器完成遞增；

精度計數(shù)器，用于根據(jù)所述值計數(shù)器的溢出信號遞增，并根據(jù)預(yù)設(shè)算法控制所述分頻器的分頻系數(shù)。

根據(jù)本發(fā)明的自適應(yīng)精度的定時/計數(shù)邏輯系統(tǒng)，所述分頻器包括相互連接的分頻邏輯電路和分頻寄存器。

本發(fā)明還提供一種包括上述邏輯系統(tǒng)的定時/計數(shù)器。

本發(fā)明通過設(shè)置一分頻器接收外部的事件或時鐘輸入，并產(chǎn)生計數(shù)脈沖，且該分頻器的分頻系數(shù)可調(diào)節(jié)。其產(chǎn)生的計數(shù)脈沖通過值計數(shù)器接收后產(chǎn)生溢出信號，并通過一組合邏輯電路將溢出信號傳送至精度計數(shù)器，該精度計數(shù)器根據(jù)溢出信號完成遞增，并根據(jù)預(yù)設(shè)的算法控制分頻器的分頻系數(shù)。借此，本發(fā)明使定時/計數(shù)器的精度自適應(yīng)調(diào)整，很好的平衡其精度與測量的動態(tài)范圍。

附圖說明

圖1是本發(fā)明的自適應(yīng)精度的定時/計數(shù)邏輯系統(tǒng)結(jié)構(gòu)示意圖。

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

參見圖1，本發(fā)明提供了一種自適應(yīng)精度的定時/計數(shù)邏輯系統(tǒng)，該邏輯系統(tǒng)100可以根據(jù)不同的需求由軟件單元實現(xiàn)，也可以由硬件邏輯單元實現(xiàn)，也可以由軟件單元和硬件單元組合實現(xiàn)。該邏輯系統(tǒng)100至少包括分頻器10、值計數(shù)器20、組合邏輯電路30及精度計數(shù)器40，具體的：

所述分頻器10包括相互連接的分頻邏輯電路11和分頻寄存器12。該分頻器10為分頻系數(shù)可調(diào)的分頻器，其用于接收外部的事件或時鐘輸入產(chǎn)生計數(shù)脈沖，并將計數(shù)脈沖傳送至值計數(shù)器20。

值計數(shù)器20是加1計數(shù)器，其可以根據(jù)分頻器10輸出的計數(shù)脈沖來遞增，并產(chǎn)生溢出信號。該值計數(shù)器20可以采用現(xiàn)有的線性計數(shù)器。

組合邏輯電路30，用于配合值計數(shù)器20及精度計數(shù)器40完成信號遞增功能。

精度計數(shù)器40，用于接收值計數(shù)器20的溢出信號，并根據(jù)所述溢出信號遞增。該精度計數(shù)器40連接于分頻器10，可以根據(jù)預(yù)設(shè)算法直接控制分頻器10的分頻系數(shù)。

本發(fā)明的一實施例中，該邏輯系統(tǒng)100的位寬為N?bit，在此將N分解為系統(tǒng)輸出的兩部分：1.)P?bit為系統(tǒng)100計數(shù)絕對精度的抽象表達(dá)；2)C?bit為計數(shù)器的值，即系統(tǒng)100的輸出為(精度值，計數(shù)值)。其中，P和C保證C+P=N。則該計數(shù)器的時間表達(dá)范圍是0～2(C+2^P)-1個時鐘周期。C和P可根據(jù)不同的應(yīng)用情況選擇不同的值。

假設(shè)P=4，C=12，則其范圍為0～228-1個時鐘周期，相當(dāng)于用N=16比特定時器取得了28比特定時器的表達(dá)范圍，其相對精度優(yōu)于1/(212-1)=1/2048。而在4095范圍之內(nèi)，其精度與現(xiàn)有的16比特定時器相同。

本發(fā)明還相應(yīng)的提供包括上述邏輯系統(tǒng)100的定時/計數(shù)器，該定時/計數(shù)器在固定位寬的前提下，可取得了較好的折中，以便于節(jié)省存儲、傳輸所花費的資源。本的定時/計數(shù)器的定時/計數(shù)的絕對精度會隨著當(dāng)前計數(shù)器的數(shù)值動態(tài)變化，而相對精度不會變化。