[發明專利]一種基于SoC FPGA的多串口并行處理架構在審
| 申請號: | 201310693770.4 | 申請日: | 2013-12-18 |
| 公開(公告)號: | CN103714024A | 公開(公告)日: | 2014-04-09 |
| 發明(設計)人: | 劉玉升;王楠 | 申請(專利權)人: | 國核自儀系統工程有限公司 |
| 主分類號: | G06F13/20 | 分類號: | G06F13/20 |
| 代理公司: | 上海申匯專利代理有限公司 31001 | 代理人: | 俞宗耀;俞昉 |
| 地址: | 200241 上海市閔*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 soc fpga 串口 并行 處理 架構 | ||
1.一種基于SoC?FPGA的多串口并行處理架構,包括收發器、集成了現場可編程邏輯門陣列FPGA和處理器CPU的SoC?FPGA芯片,其特征在于:所述SoC?FPGA芯片中的FPGA內部通過硬件描述語言設計多個UART核和與各UART核相對應的多個協處理器MCU;FPGA內嵌多個與各協處理器MCU相對應的嵌入式存儲器,各嵌入式存儲器配置為可以讀寫操作的雙端口模式;所述多個UART核與多個相對應的所述收發器通過RS232/RS422/RS485接口連接。
2.根據權利1要求所述的一種基于SoC?FPGA的多串口并行處理架構,其特征在于:所述SoC?FPGA芯片中的FPGA內由相對應的UART核、協處理器MCU和嵌入式存儲器依次連接組成的多路串行通道,各通道互相獨立,所述CPU可同時掃描并處理所有通道的外設信息。
3.根據權利1要求所述的一種基于SoC?FPGA的多串口并行處理架構,其特征在于:所述協處理器MCU完成數據鏈路層工作,SoC?FPGA芯片內的處理器CPU完成應用層工作。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于國核自儀系統工程有限公司,未經國核自儀系統工程有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310693770.4/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:車身頂蓋流水槽和車輛
- 下一篇:汽車門框立柱





