[發明專利]防混疊采樣電路及模數轉換器

有效

• 申請號: 201310693178.4
• 申請日: 2013-12-17
• 公開（公告）號: CN103873058A
• 公開（公告）日: 2014-06-18
• 發明（設計）人: 馬克·艾蘭·萊姆金
• 申請（專利權）人: 達斯特網絡公司
• 主分類號: H03M1/08
• 分類號: H03M1/08;H03M1/46
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 陳源;顧麗波

技術領域

本發明的主題涉及用于提高采樣電路（諸如形成模數轉換器的一部分的采樣電路）的精度和降低采樣電路的噪聲敏感度的技術及設備。

背景技術

諸如模數轉換器（ADC）的采樣電路將連續時間信號轉換成由離散信號樣本的序列形成的離散時間信號。在ADC的情況下，每個離散信號樣本均被進一步數字化為代表離散信號樣本值的二進制串以形成數字輸出信號。采樣電路通常使用電容器（或其他電荷存儲器件）在給定的瞬間時刻對連續時間輸入信號值進行采樣。采樣電路將采樣的信號值傳送至轉換電路，或者使用存儲在電容器上的采樣信號值。

采樣電路以確定的采樣率f_s工作，每1/f_s秒對連續時間輸入信號采一個樣本。采樣率依賴于具體應用，其指定了對輸入信號進行采樣以轉換為數字字的頻率。為了對連續時間信號進行采樣和避免混疊，采樣頻率f_s必須至少是連續時間信號的最高頻率的兩倍。如果采樣頻率f_s不是連續時間信號的最高頻率的兩倍，則根據奈奎斯特采樣定理，進入后采樣帶寬的輸入信號的高頻分量會出現混疊或折疊。這些折疊效應將噪聲和錯誤引入采樣信號，因此必須解決以避免帶內出現不期望的信號和噪聲。

圖1示出正在對輸入信號V_in進行采樣的ADC103。期望將V_in轉換為0和f_s/2之間的頻率。不過在f_s/2以上的區域A，可以是隨機（噪聲）或確定性信號的輸入信號在0和f_s/2之間折疊。于是，頻率為f_s的輸入信號分量將折疊回來并呈現為DC信號。隨著頻率增加至區域B（超出區域A），輸入信號的能量折疊回來并向前跨越0至f_s/2的輸出帶寬。

圖2示出了一種減小混疊效應的方法。低通濾波器201接收輸入信號200，并根據過渡（transition）和阻帶衰減206將要被混疊的頻率分量過濾或衰減掉，然后將此頻帶限制信號給至ADC203的輸入端202。因為輸入信號在區域210的能量減少，于是將被折疊成數字輸出的能量得以降低，從而提供了較低的混疊噪聲和改進的性能。然而，難以在ADC203之前對過濾器提供陡峭截止。如果使用有源濾波器在通帶和阻帶之間進行快速過渡，則有源濾波器會引入額外噪聲并且有源濾波器需要額外的電流，從而有源濾波器的輸出必須能夠驅動ADC203的輸入。

圖3示出另一種用于解決輸入信號的混疊效應的方法。在圖3中，ADC301以采樣率f_s^hf對輸入信號300進行采樣，采樣率f_s^hf基本上高于目標帶寬309（f_s^hf>>f_s)。高于目標帶寬但處在帶寬308以內的信號都被ADC精確采樣，并作為數字信號給至輸出端302。數字輸出302被數字濾波器303（具有濾波器特性310）濾波，并給至輸出端304。在一個示例中，濾波器303是下采樣的抽取濾波器。根據該方法，通過將ADC采樣率增加至超過將轉換成目標帶寬中的信號所需的采樣率來避免混疊。隨后使用數字濾波器303去除帶外信號。可以在ADC301的前端使用具有低通特性306的模擬防混疊濾波器，以進一步防止混疊。通過使目標帶寬遠離混疊開始出現的點，能夠極大地簡化模擬防混疊濾波器的設計，并且能夠在數字域中執行濾除頻帶信號的信號處理，從而實現更加陡峭、穩定的濾波器特性。不過，考慮到增加的計算功率，對針對輸入信號進行過采樣的更快的ADC的需求會浪費較多的功率。

由此存在著對于采樣連續時間信號的具能量效率的電路和方法的需求，這些電路和方法具有低噪聲敏感度、低混疊敏感度、以較低的功耗以及能夠以高采樣率工作。

發明內容

本發明能夠減輕上述包括在形成模數轉換器的一部分的采樣電路中的由噪聲敏感度導致的采樣電路中的上述問題以及由高頻信號導致的混疊中的一個或多個。