[發明專利]高性能中頻數字化儀

無效

• 申請號: 201310691838.5
• 申請日: 2013-12-17
• 公開（公告）號: CN103870426A
• 公開（公告）日: 2014-06-18
• 發明（設計）人: 萬傳彬;陸建國;王林;陳剛;李華;王云;樊宏坤
• 申請（專利權）人: 成都國蓉科技有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種數字化儀，具體涉及一種網絡和SPI混合的中頻數字化儀。

背景技術

數字化儀是將圖像和圖形的連續模擬量轉換為離散的數字量的裝置，是在專業應用領域中一種用途非常廣泛的圖形輸入設備，是由電磁感應板、游標和相應的電子電路組成。當使用者在電磁感應板上移動游標到指定位置，并將十字叉的交點對準數字化的點位時，按動按鈕，數字化儀則將此時對應的命令符號和該點的位置坐標值排列成有序的一組信息，然后通過接口（多用串行接口）傳送到主計算機。

現在的數字化儀不能支持多通道寬帶和窄帶并發任務，配合使用的固件實現的功能少，且信號處理能力模擬性能不強、數據上傳時間過長、并不能方便快速的得到應用。

發明內容

為解決上述問題，本發明提供一種能夠提高信號處理能力提高模擬性能的高性能中頻數字化儀。

本發明的目的通過以下技術方案來達到：

包括FPGA，所述FPGA連接有ADC數據采集模塊和時鐘分配模塊，所述ADC數據采集模塊和時鐘分配模塊相連?，FPGA還連接有DSP、SPI口和RS232串口，所述DSP連接有100M以太網和RS232串口。FPGA和DSP的連接點之間還連接有外部存儲器接口。所述外部存儲器接口和NOR?Flash或者同步動態隨機存儲器或者NAND?Flash相連。

所述ADC數據采集模塊和可控放大器相連。

所述ADC數據采集模塊為2個，ADC數據采集模塊為2ch?14bit，每個ADC數據采集模塊和2個可控放大器的相連。ADC數據采集模塊為雙通道，14bit，80Msa的高性能芯片。

DSP還連接有音頻接口。

所述ADC數據采集模塊和可控放大器相連，ADC數據采集模塊和2個可控放大器的相連。

DSP為TMS320C6713。FPGA為EP3C80或者EP3C120。

本發明與現有技術相比，所具有以下的優點和有益效果：

本發明設置ADC數據采集模塊對數據進行采樣，再傳送到FPGA實現對數據的進一步識別和分選，傳輸給SPI接口處和DSP處進行窄帶和寬帶的并發任務處理，通過DSP對數據進行壓縮，提高數據的存儲深度，并利用DSP的強大的處理數據能力對數據進行回放，同時和以太網交互，實現寬帶的任務處理，減少了數據上傳時間、提高了信號處理能力、方便快捷。

附圖說明

圖1為本發明的結構示意圖。

具體實施方式

下面結合實施例對本發明作進一步的詳細說明，但本發明的實施方式不限于此。

實施例1

如圖1所示，包括FPGA，所述FPGA連接有ADC數據采集模塊和時鐘分配模塊，所述ADC數據采集模塊和時鐘分配模塊相連?，FPGA還連接有DSP、SPI口和RS232串口，所述DSP連接有100M以太網和RS232串口。ADC數據采集模塊對數據進行采樣，再傳送到FPGA實現對數據的進一步識別和分選，傳輸給SPI接口處和DSP處進行窄帶和寬帶的并發任務處理，通過DSP對數據進行壓縮，提高數據的存儲深度，并利用DSP的強大的處理數據能力對數據進行回放，同時和以太網交互，實現寬帶的任務處理，減少了數據上傳時間、提高了信號處理能力、方便快捷。本實施例中，FPGA采用ALTERA?FPGA,EP3C80或者EP3C120。DSP采用TIDSP,為TMS320C6713。

FPGA和DSP的連接點之間還連接有外部存儲器接口。所述外部存儲器接口和NOR?Flash和/或者同步動態隨機存儲器和/或者NAND?Flash相連。外部存儲器接口即EMIF的性能優良和外部的同步動態隨機存儲器（SDRAM）、異步器件連接時具有很大的方便性和靈活性，根據DSP的不同，EMIF總線為32位或者16位。

所述ADC數據采集模塊和可控放大器相連。

所述ADC數據采集模塊為2個，ADC數據采集模塊為2ch?14bit，每個ADC數據采集模塊和2個可控放大器的相連。ADC數據采集模塊為雙通道，14bit，80Msa的高性能芯片。

DSP還連接有音頻接口。可以連接音頻設備，輸出聲音信號。

所述ADC數據采集模塊和可控放大器相連，ADC數據采集模塊和2個可控放大器的相連。可控放大器支持+13dB～-18dB的增益調整。

本發明包括ADC數據采集模塊、數字信號處理器件和SPI、100M網絡接口，實現中頻信號采樣和處理，進一步的，可根據應用需要選配固件以實現檢測、捕獲等目的。