[發(fā)明專利]一種耐高溫電子器件原材料及其應(yīng)用

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201310690303.6
• 申請(qǐng)日: 2013-12-17
• 公開(kāi)（公告）號(hào): CN103646951A
• 公開(kāi)（公告）日: 2014-03-19
• 發(fā)明（設(shè)計(jì)）人: 李康;王剛
• 申請(qǐng)（專利權(quán)）人: 山東大學(xué)
• 主分類號(hào): H01L27/12
• 分類號(hào): H01L27/12;H01L27/146
• 代理公司: 濟(jì)南金迪知識(shí)產(chǎn)權(quán)代理有限公司 37219
• 代理人: 許德山

技術(shù)領(lǐng)域

本發(fā)明涉及一種耐高溫電子器件原材料及其應(yīng)用，屬于半導(dǎo)體材料應(yīng)用技術(shù)領(lǐng)域。

背景技術(shù)

隨著石油鉆井技術(shù)領(lǐng)域的不斷發(fā)展，井下鉆具需要不斷適應(yīng)復(fù)雜惡劣的環(huán)境，特別是能在高溫下工作的器件和電路。目前井下鉆具電路中所使用的體硅器件，由于高溫時(shí)漏電流的增加、閾值電壓的漂移、熱激發(fā)閂鎖效應(yīng)等原因，不能工作在250℃以上的高溫環(huán)境中，只能將在井下高溫環(huán)境中的傳感器的信號(hào)通過(guò)導(dǎo)線傳輸?shù)竭h(yuǎn)處的處理器或采用復(fù)雜的冷卻系統(tǒng)，使設(shè)備上的處理器工作在適當(dāng)?shù)臏囟认隆Ｇ罢咴黾恿藢?dǎo)線長(zhǎng)度和接頭數(shù)量，導(dǎo)致了可靠性的下降和電磁干擾噪聲的增加；而后者增加了系統(tǒng)的復(fù)雜程度、功耗和重量，兩者都降低了系統(tǒng)的效率，增加了成本。

漏電流的增加是電子器件在高溫下失效的主要原因，晶體管的漏電流主要包括耗盡區(qū)中的產(chǎn)生電流(正比于ni、V；其中V是空間電荷區(qū)體積，ni是本征載流子濃度)和耗盡的漏極附近的擴(kuò)散電流(正比于ni的平方、S；S是結(jié)面積)。體硅器件的結(jié)面積和空間電荷區(qū)體積都非常大,因此,漏電流也非常大。高溫下載流子的遷移率變小,使晶體管導(dǎo)通時(shí)的電流變小；而同時(shí)漏電流使截止電流增加,這樣使得器件在導(dǎo)通時(shí)和截止時(shí)的電流差別變小。在超過(guò)240℃時(shí),體硅器件導(dǎo)通,截止電流小到無(wú)法區(qū)分,致使體硅晶體管失效。

閂鎖效應(yīng)是電路在井下高溫環(huán)境中失效的另一個(gè)主要原因，體硅CMOS器件中的大多數(shù)寄生效應(yīng)起源于器件和襯底之間的相互作用。CMOS器件和PNPN結(jié)構(gòu)造成了寄生的晶閘管,晶閘管可以看作兩個(gè)相互作用的晶體管。當(dāng)溫度升高時(shí),寄生的晶閘管導(dǎo)通,器件與襯底之間的漏電流增加,當(dāng)晶閘管的增益大于1時(shí),閂鎖效應(yīng)就立即被觸發(fā)。此時(shí),漏電流急劇增加,電流產(chǎn)生的熱量把體硅CMOS器件燒壞。為了消除閂鎖效應(yīng),體硅CMOS電路必須采用非常復(fù)雜的設(shè)計(jì)及工藝,增加了成本,降低了可靠性。

對(duì)于體硅器件,閾值電壓V隨溫度T的變化而變化。當(dāng)溫度上升時(shí),硅材料中的本征載流子濃度增加,器件耗盡區(qū)的厚度減小,空間電荷區(qū)變窄,空間電荷變少，從而導(dǎo)致閾值電壓下降，體硅器件的閾值電壓隨溫度的變化是比較明顯的。

絕緣襯底上的硅(SOI)是一種用于集成電路制造的新型原材料，用它制作而成的CMOS電子器件，可以正常工作在350℃的高溫下。SOI（Silion?On?Insulator的縮寫(xiě)）絕緣襯底硅的基本結(jié)構(gòu)與常規(guī)的體硅器件或電路不同。體硅器件或電路通常都是被制作在外延層上，器件和襯底直接產(chǎn)生電器連接，高低壓?jiǎn)卧g、有源層和襯底層之間的隔離一般是通過(guò)反偏PN結(jié)完成；SOI結(jié)構(gòu)的奇妙之處是用一層隱埋氧化層把器件與襯底隔開(kāi)，器件僅僅制造于表面很薄的硅膜中，電路的有源層、襯底、高低壓?jiǎn)卧g都通過(guò)絕緣層完全隔開(kāi)，各部分的電器連接被完全消除。傳統(tǒng)的SOI基本結(jié)構(gòu)有三層，底層襯底,中間埋層是SiO₂（二氧化硅），上層半導(dǎo)體為Si（硅）。S0I材料以其特殊的絕緣層結(jié)構(gòu)，有效地克服了體硅材料的不足，在高溫環(huán)境中，提高了測(cè)量的準(zhǔn)確性、靈敏度和反應(yīng)的速度，簡(jiǎn)化了系統(tǒng)的設(shè)計(jì)，提高了設(shè)備的性能。盡管采用SOI結(jié)構(gòu)（以二氧化硅為絕緣埋層）的CMOS電路消除了高溫下激發(fā)的閂鎖效應(yīng)，具有小的高溫漏電流，但是，在測(cè)井井下高溫工作時(shí)，由于二氧化硅熱傳導(dǎo)率較差，器件內(nèi)部產(chǎn)生的熱量難以散發(fā)，且有自加熱效應(yīng)和寄生電容的存在，導(dǎo)致器件熱聚積和溫度升高，從而引起器件電參數(shù)特性變差甚至失效。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)中的不足，本發(fā)明提供一種采用SiCOI（SiC?On?Insulator?的縮寫(xiě)，絕緣襯底上的碳化硅）制作的耐高溫電子器件原材料。

本發(fā)明還提供一種利用上述耐高溫電子器件原材料的應(yīng)用。

本發(fā)明的技術(shù)方案如下：

一種耐高溫電子器件原材料，其特征在于，該電子器件原材料的結(jié)構(gòu)包括襯底層、絕緣埋層、導(dǎo)體層和電極；其中，所述絕緣埋層設(shè)置在襯底層的上表面，所述導(dǎo)體層設(shè)置在絕緣埋層的上表面，所述電極設(shè)置在導(dǎo)體層的上表面；所述襯底層采用的材料為Si，所述絕緣埋層采用的材料為AlN，所述導(dǎo)體層采用的材料為SiC，所述電極采用的材料為鎢。

根據(jù)本發(fā)明，優(yōu)選的，所述導(dǎo)體層的厚度為0.1um-0.3um。

根據(jù)本發(fā)明，進(jìn)一步優(yōu)選的，所述導(dǎo)體層的厚度為0.15um。

根據(jù)本發(fā)明，優(yōu)選的，所述絕緣埋層的厚度為0.1um-0.5um。

根據(jù)本發(fā)明，優(yōu)選的，所述襯底層的厚度為1um。