[發(fā)明專利]一種基于數(shù)字電路的真隨機數(shù)的產(chǎn)生方法

在審

• 申請?zhí)枺?/td>: 201310689077.X
• 申請日: 2013-12-14
• 公開（公告）號: CN104714774A
• 公開（公告）日: 2015-06-17
• 發(fā)明（設(shè)計）人: 蒲愷;李大鵬;李玉發(fā);田園
• 申請（專利權(quán)）人: 中國航空工業(yè)集團(tuán)公司第六三一研究所
• 主分類號: G06F7/58
• 分類號: G06F7/58
• 代理公司: 西安智邦專利商標(biāo)代理有限公司 61211
• 代理人: 楊引雪

技術(shù)領(lǐng)域

本發(fā)明涉及一種真隨機數(shù)的產(chǎn)生電路，特別是一種基于數(shù)字電路的真隨機數(shù)的產(chǎn)生電路。

背景技術(shù)

在電子電路、通信和信息安全領(lǐng)域，真隨機數(shù)應(yīng)用日益廣泛，由于電路的上電狀態(tài)和數(shù)字電路的亞穩(wěn)態(tài)具備真正的隨機性，所以可以利用硬件方法產(chǎn)生真隨機數(shù)。目前，已經(jīng)有一些專利提出了真隨機數(shù)產(chǎn)生的硬件方法，例如專利號為02156222.9、200410053926.3、201110103750.8、200610117119.2、200510028911.6、03819634.4、200510061136.4、201210472888.x、200910060751.1、201010582707.x、201110031771.3、201110271207.9、201310041627.7、201310105323.2、201010108937.2、201010253543.6、201010559971.1、201210512891.x的發(fā)明專利和專利號為200820166534.1的實用新型。上述專利所提出的方法均能有效產(chǎn)生真隨機數(shù)，但還存在一些不足，有的由于使用數(shù)模混合電路或多個振蕩器或采用復(fù)雜處理電路來增強隨機性，從而造成電路結(jié)構(gòu)復(fù)雜；有的僅僅利用不同源時鐘間頻率、相位的隨機性，需要使用多個時鐘源，使得成本上升；還有的雖然電路結(jié)構(gòu)較為簡單，但電路和產(chǎn)生的隨機數(shù)的隨機性均無法根據(jù)需要進(jìn)行調(diào)整。

發(fā)明內(nèi)容

本發(fā)明提供一種基于數(shù)字電路的真隨機數(shù)的產(chǎn)生電路，解決現(xiàn)有技術(shù)電路結(jié)構(gòu)復(fù)雜，成本高或適應(yīng)性不強的技術(shù)問題。

本發(fā)明的技術(shù)解決方案是：

一種基于數(shù)字電路的真隨機數(shù)的產(chǎn)生電路，其特殊之處在于：包括亞穩(wěn)態(tài)信號產(chǎn)生電路、延時組合電路和隨機數(shù)輸出電路，亞穩(wěn)態(tài)信號產(chǎn)生電路、延時組合電路和隨機數(shù)輸出電路的時鐘信號由輸入時鐘提供，亞穩(wěn)態(tài)信號產(chǎn)生電路的輸出端連接延時組合電路的輸入端，延時組合電路的輸出端連接隨機數(shù)輸出電路的輸入端，隨機數(shù)輸出電路輸出反饋信號給延時組合電路。

上述亞穩(wěn)態(tài)信號產(chǎn)生電路包括M級門控時鐘電路和1個第一組合電路，M≥3；M級門控時鐘電路的輸出端均連接第一組合電路的輸入端；第一組合電路將M級門控時鐘電路的輸出通過組合邏輯運算后，輸出最終的亞穩(wěn)態(tài)信號。

上述述延時組合電路包括N個延時電路、1個反饋電路和1個第二組合電路，N≥3，N個延時電路依次串聯(lián)在亞穩(wěn)態(tài)信號產(chǎn)生電路的輸出端，每個延時電路的輸出端均連接至第二組合電路的輸入端，反饋電路的輸入端與隨機數(shù)輸出電路的輸出端連接，反饋電路的輸出端連接到第二組合電路的輸入端，第二組合電路的輸出為延時組合電路的輸出端。

上述述反饋電路包括第一寄存器、第二寄存器和一個K位的移位寄存器，K≥3；第一寄存器的輸入端接反饋信號，第一寄存器輸出端分為兩路信號，一路信號做為移位寄存器的輸入，另一路信號做為第二組合電路的一個輸入；移位寄存器的輸出接第二寄存器的輸入，第二寄存器的輸出做為第二組合電路的一個輸入,第一寄存器、第二寄存器和移位寄存器的時鐘信號由輸入時鐘提供。

上述述隨機數(shù)輸出電路包括依次串聯(lián)在延時組合電路的輸出端的采樣電路和同步電路，同步電路的輸出端輸出真隨機數(shù)。

上述采樣電路包括第三寄存器，第三寄存器的輸入端D端接第二組合電路的輸出端，第三寄存器的輸出端Q端接同步電路的輸入端，第三寄存器的時鐘端接輸入時鐘，采樣電路的時鐘信號由輸入時鐘提供。

本發(fā)明的優(yōu)點是：

a)完全采用數(shù)字電路實現(xiàn)，電路結(jié)構(gòu)簡單；

b)除過所需的電源和時鐘外，不需要其它外部電路，成本低廉；

c)能夠根據(jù)需要，通過簡單復(fù)制電路或增加串并轉(zhuǎn)換電路，將電路進(jìn)行擴展，從而產(chǎn)生任意位寬的隨機數(shù)；

d)通過改變M和N的值，可以改變產(chǎn)生隨機數(shù)的隨機性，使用靈活方便；

e)支持FPGA等集成電路的使用，更加易于實現(xiàn)。

附圖說明

圖1是本發(fā)明的技術(shù)方案示意圖；

圖2是M=5時亞穩(wěn)態(tài)信號產(chǎn)生電路具體實施例示意圖；

圖3是N=3時延時組合電路具體實施例示意圖；

圖4是N=3時延時組合電路中的5輸入LUT的實際電路圖；

圖5是隨機數(shù)輸出電路具體實施例示意圖。

具體實施方式

本發(fā)明在充分利用器件及線路延時的基礎(chǔ)上，僅需使用單獨的時鐘源，即可使數(shù)字電路產(chǎn)生亞穩(wěn)態(tài)，從而產(chǎn)生真隨機數(shù)。本發(fā)明在實現(xiàn)相同功能的情況下，具有電路結(jié)構(gòu)簡單，成本低，調(diào)整靈活，易于實現(xiàn)的特點。