[發明專利]模組識別方法及終端設備

有效

• 申請號: 201310687907.5
• 申請日: 2013-12-13
• 公開（公告）號: CN103699453B
• 公開（公告）日: 2017-01-04
• 發明（設計）人: 王笑
• 申請（專利權）人: 華為終端有限公司
• 主分類號: G06F11/00
• 分類號: G06F11/00
• 代理公司: 深圳市深佳知識產權代理事務所(普通合伙)44285
• 代理人: 唐華明

技術領域

本發明涉及檢測技術領域，更具體地說，涉及一種模組識別方法及終端設備。

背景技術

目前，電子產品中的器件，例如，攝像頭、液晶顯示屏、觸摸屏等多媒體器件，都是模組化設計。電子產品中的模組可以由多個模組供應商來提供。

由于不同模組供應商提供的模組的軟件驅動均不相同，甚至同一模組供應商提供的不同型號的模組的軟件驅動也可以不相同，這樣就需要在使用模組之前對模組進行識別。

現有的模組識別方法可以包括硬件身份標識ID識別。所述的硬件ID識別具體可以為：將模組和中央處理器建立連接，并將模組的一個端口作為檢測端口，該檢測端口需要連接中央處理器的一個GPIO（General?Purpose?Input?Output，通用輸入/輸出）端口；不同的模組的檢測端口可以接收所述CPU的GPIO端口傳輸的不同的輸入信號并輸出相應的信號，CPU通過讀取模組的檢測端口的輸出信號來識別模組。

由于CPU的一個GPIO端口僅包括高、低和高阻三種狀態，即一個GPIO端口可以輸出三種類型的信號，因此，一個GPIO端口僅能支持3個不同的模組。若需要識別3個以上的模組，則需要增加用于檢測的GPIO端口，由此會造成GPIO端口資源的多度占用。

發明內容

有鑒于此，本發明實施例提供一種模組識別方法及終端設備，以解決現有方法中識別3個以上的模組時造成的GPIO端口資源的多度占用的問題。

為了實現上述目的，現提出的方案如下：

本發明實施例的第一方面提供一種模組識別方法，應用于終端設備，所述終端設備的CPU的第一端口與模組的檢測端口相連，所述CPU的第二端口與所述模組的第二端口相連；所述方法包括：

控制所述CPU的第二端口分別輸出高電平信號和低電平信號；

在所述CPU的第二端口輸出高電平信號時，分別檢測所述模組的檢測端口在接收到被配置為不同狀態的所述CPU的第一端口傳輸的信號時，所述模組的檢測端口的輸出信號；在所述CPU的第二端口輸出低電平信號時，分別檢測所述模組的檢測端口在接收到被配置為不同狀態的所述CPU的第一端口傳輸的信號時，所述模組的檢測端口的輸出信號；所述CPU的第一端口被配置的狀態包括輸入上拉狀態、輸入下拉狀態和輸入不拉狀態；

結合所述CPU的第二端口的輸出信號和檢測到的所述模組的檢測端口的輸出信號的類型，識別所述模組。

結合本發明實施例的第一方面，在本發明實施例的第一方面的第一種實施方式中，所述結合所述CPU的第二端口的輸出信號和檢測到的所述模組的檢測端口的輸出信號的類型，識別所述模組，包括：

確定滿足第一預設條件，識別所述模組為所述模組檢測端口接地的模組；

其中，所述第一預設條件為：所述CPU的第二端口的輸出信號為高電平信號時，檢測到所述模組的檢測端口在接收到被配置為輸入上拉、輸入下拉和輸入不拉三種狀態下的所述CPU的第一端口傳輸的信號時，所述模組的檢測端口的輸出信號均為低電平信號；并且，所述CPU的第二端口的輸出信號為低電平信號時，檢測到所述模組的檢測端口在接收到被配置為輸入上拉、輸入下拉和輸入不拉三種狀態下的所述CPU的第一端口傳輸的信號時，所述模組的檢測端口的輸出信號均為低電平信號。

結合本發明實施例的第一方面，在本發明實施例的第一方面的第二種實施方式中，所述結合所述CPU的第二端口的輸出信號和檢測到的所述模組的檢測端口的輸出信號的類型，識別所述模組，包括：

確定滿足第二預設條件，識別所述模組為所述模組的檢測端口懸空的模組；

其中，所述第二預設條件為：所述CPU的第二端口的輸出信號為高電平信號時，檢測到所述模組的檢測端口在接收到被配置為輸入上拉的所述CPU的第一端口傳輸的信號時，所述模組的檢測端口的輸出信號為高電平信號，檢測到所述模組的檢測端口在接收到被配置為輸入下拉和輸入不拉的所述CPU的第一端口傳輸的信號時，所述模組的檢測端口的輸出信號均為低電平信號；

并且，所述CPU的第二端口的輸出信號為低電平信號時，檢測到所述模組的檢測端口在接收到被配置為輸入上拉的所述CPU的第一端口傳輸的信號時，所述模組的檢測端口的輸出信號為高電平信號，檢測到所述模組的檢測端口在接收到被配置為輸入下拉和輸入不拉的所述CPU的第一端口傳輸的信號時，所述模組的檢測端口的輸出信號均為低電平信號。