[發明專利]半導體器件

有效

• 申請號: 201310685194.9
• 申請日: 2013-12-13
• 公開（公告）號: CN103872047B
• 公開（公告）日: 2018-02-27
• 發明（設計）人: 落合俊彥
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L23/48;H01L23/528
• 代理公司: 中原信達知識產權代理有限責任公司11219
• 代理人: 韓峰,孫志湧

技術領域

本發明涉及一種包括硅通孔的半導體器件。

背景技術

在半導體領域中，密封環用于各種用途。例如，日本未審專利申請公布No.2011-9795公開了一種半導體器件，其包括用于防止水從芯片外周上的側面進入芯片的密封環。沿芯片的外周提供這種密封環。日本未審專利申請公布No.2011-9795也公開了一種用于例如通過設置雙重密封環并設計密封環的形狀而有效防止由于裂縫造成密封環毀壞的技術。

日本未審專利申請公布No.2010-161367公開了一種在制造三維集成電路時使用密封環防止離子擴散進裸片的襯底區并在裸片切割過程中防止裂縫產生的技術。

三維集成電路由一個半導體封裝中的硅通孔層疊的多個半導體器件組成。以下將硅通孔稱作TSV（Through-Silicon Via）。

日本未審專利申請公布No.2010-161367中公開的技術試圖通過密封環包圍多個TSV來實現上述目的。

發明內容

三維集成電路中的TSV連接在半導體器件之間并通常由具有低電阻的銅制成。另一方面，半導體器件中的半導體元件由硅制成。

作為TSV的材料的銅和作為半導體元件的材料的硅之間的熱膨脹系數不同。因此，由于溫度波動會產生熱應力。特別地，對封裝的半導體集成電路進行的熱循環測試等會導致施加高溫度載荷，由此產生相對大的熱應力。

近年來，雖然推進了半導體器件的小型化，但是銅布線的寄生電容的大小變得與晶體管本身的輸入/輸出能力相當，且已經變得阻礙元件操作速度的提升。因此，為了減小布線間的寄生電容，具有比公知的氧化硅低的低相對介電常數的所謂的低相對介電常數薄膜通常用作絕緣膜。低相對介電常數薄膜例如是一種具有小于3.5的相對介電常數的絕緣膜，且具有低于二氧化硅的公知低相對介電常數薄膜的機械強度。

因此，存在的問題是包括TSV和低相對介電常數薄膜的半導體器件容易在低相對介電常數薄膜中形成裂縫，且所產生的裂縫會迅速發展。以下參考圖12提供具體說明。

圖12是示出包括用于連接至另一半導體器件的TSV并包括低相對介電常數薄膜的半導體器件的示例的截面圖。如圖12中所示，半導體器件10從晶圓背面至正面依次包括硅襯底20、擴散層LD、接觸層LC、第一銅布線層LCU1、第一過孔層LV1、第二銅布線層LCU2、第二過孔層LV2、第三銅布線層LCU3、第三過孔層LV3、第四銅布線層LCU4、第四過孔層LV4、第五銅布線層LCU5以及鋁電極30。作為半導體元件的示例，示出可為晶體管的半導體元件40。

第一銅布線層、第二銅布線層以及第三銅布線層具有比其上層布線層小的布線間距。為了減小布線間的寄生電容，低相對介電常數薄膜用作第一銅布線層LCU1和第二銅布線層LCU2之間的絕緣膜51、第二銅布線層LCU2和第三銅布線層LCU3之間的絕緣膜52以及第三銅布線層LCU3和第四銅布線層LCU4之間的絕緣膜53。注意到常用的氧化硅用作由陰影指示的絕緣膜54。

而且，提供從第一銅布線層LCU1貫穿硅襯底20的TSV60。TSV60包括TSV電極61和TSV電極焊盤62。TSV電極61連接至第一銅布線層LCU1，且TSV電極焊盤62提供至晶圓背面并連接至未示出的另一半導體器件的鋁電極。

已經開發出半導體器件的若干結構，例如具有從半導體器件的背面貫穿至正面的結構以及具有從半導體器件的背面貫穿至第一布線層的底部的結構。在圖12中所示的示例中的半導體器件10中，TSV60具有從晶圓背面貫穿至連接至第一銅布線層LCU1的部分的結構。而且，在圖12中所示的示例中，TSV60的TSV電極61通過銅布線以及層的過孔連接至鋁電極30，且半導體器件10沒有其他分支的銅布線。

當施加例如熱循環測試的高溫載荷時，連接至TSV60的從第一銅布線層LCU1至鋁電極30的部分會由于半導體器件10中的TSV60和半導體元件之間的熱膨脹系數差異而向上突起或被向下拉。這會使熱應力施加在這些部分附近的絕緣膜上，由此使其易于斷裂。特別地，絕緣膜51至53是具有低機械強度的低相對介電常數薄膜，因此絕緣膜51至53比其他絕緣膜（未示出）更易于斷裂。

說明書的描述和附圖將使其他問題和新特征變得顯而易見。